FPGA開發(fā)實用教程：基于Xilinx和Verilog HDL（微課版）

定　價：￥49.00

作　者：	鐘世達等
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

ISBN：	9787121449062	出版時間：	2023-02-01	包裝：
開本：	16開	頁數(shù)：	224	字數(shù)：

內(nèi)容簡介

　　本書以FPGA高級開發(fā)系統(tǒng)為平臺，安排了12個實驗，所有實驗均詳細介紹了實驗內(nèi)容、實驗原理，并且都有詳細的步驟和源代碼，以確保讀者能夠參照本書內(nèi)容順利完成實驗。每章的最后都安排了任務(wù)，作為本章實驗的延伸和拓展。本書中的程序均按照《Verilog HDL程序設(shè)計規(guī)范》（LY-STD010―2019）來編寫，所有實驗均基于模塊化設(shè)計，以便于將模塊應(yīng)用在不同的項目和產(chǎn)品中。本書配有豐富的資料包，包括FPGA高級開發(fā)系統(tǒng)原理圖、例程、軟件包、硬件包，以及配套的PPT、視頻等。這些資料會持續(xù)更新，下載鏈接可通過微信公眾號“卓越工程師培養(yǎng)系列”獲取。

作者簡介

　　鐘世達，2013年3月畢業(yè)于英國南安普頓大學，電子信息專業(yè)，博士學位。2013年至2016年在英國南安普敦大學進行博士后研究，2016年至2018年與南安普頓無線通信研究團隊共同創(chuàng)立英國AccelerComm公司，致力于將符合5G標準的超低延時和超高吞吐量的Polar碼算法進行芯片的IP化和商業(yè)化。2018年至今在深圳大學電子與信息工程學院工作，任助理教授，先后獲得深圳市\(zhòng)

圖書目錄

第1章 FPGA和開發(fā)環(huán)境\t1
1．1 FPGA基礎(chǔ)概念\t1
1．2 FPGA開發(fā)流程\t6
1．3 XC6SLX16芯片介紹\t7
1．4 FPGA開發(fā)工具的安裝和配置\t9
1．5 Verilog HDL語法基礎(chǔ)\t16
1．6 FPGA高級開發(fā)系統(tǒng)簡介\t23
1．7 FPGA高級開發(fā)系統(tǒng)可以開展的部分
實驗\t25
本章任務(wù)\t25
本章習題\t25
第2章分頻器實驗\t27
2．1 實驗內(nèi)容\t27
2．2 實驗原理\t27
2．3 實驗步驟\t29
本章任務(wù)\t48
本章習題\t49
第3章流水燈實驗\t50
3．1 實驗內(nèi)容\t50
3．2 實驗原理\t50
3．3 實驗步驟\t52
本章任務(wù)\t56
本章習題\t56
第4章獨立按鍵去抖實驗\t57
4．1 實驗內(nèi)容\t57
4．2 實驗原理\t57
4．3 實驗步驟\t61
本章任務(wù)\t67
本章習題\t67
第5章七段數(shù)碼管顯示實驗\t68
5．1 實驗內(nèi)容\t68
5．2 實驗原理\t68
5．3 實驗步驟\t73
本章任務(wù)\t77
本章習題\t77
第6章矩陣鍵盤掃描實驗\t78
6．1 實驗內(nèi)容\t78
6．2 實驗原理\t78
6．3 實驗步驟\t85
本章任務(wù)\t90
本章習題\t91
第7章 OLED顯示實驗\t92
7．1 實驗內(nèi)容\t92
7．2 實驗原理\t92
7．3 實驗步驟\t96
本章任務(wù)\t105
本章習題\t105
第8章串口通信實驗\t106
8．1 實驗內(nèi)容\t106
8．2 實驗原理\t106
8．3 實驗步驟\t113
本章任務(wù)\t129
本章習題\t129
第9章讀寫外部EEPROM實驗\t130
9．1 實驗內(nèi)容\t130
9．2 實驗原理\t130
9．3 實驗步驟\t138
本章任務(wù)\t147
本章習題\t148
第10章讀寫外部Flash實驗\t149
10．1 實驗內(nèi)容\t149
10．2 實驗原理\t149
10．3 實驗步驟\t156
本章任務(wù)\t165
本章習題\t165
第11章 SHT20溫/濕度測量實驗\t166
11．1 實驗內(nèi)容\t166
11．2 實驗原理\t166
11．3 實驗步驟\t170
本章任務(wù)\t177
本章習題\t177
第12章 DAC實驗\t178
12．1 實驗內(nèi)容\t178
12．2 實驗原理\t178
12．3 實驗步驟\t188
本章任務(wù)\t194
本章習題\t194
第13章 ADC實驗\t195
13．1 實驗內(nèi)容\t195
13．2 實驗原理\t195
本章任務(wù)\t203
本章習題\t203
附錄A FPGA開發(fā)常用模塊引腳約束\t204
附錄B 《Verilog HDL程序設(shè)計規(guī)范》
（LY-STD010 ―2019）簡介\t207
附錄C ASCII碼表\t214
參考文獻\t215