FPGA時序約束與分析

定　價：￥69.00

作　者：	吳厚航著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	清華開發(fā)者書庫
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787302597490	出版時間：	2022-01-01	包裝：
開本：	16開	頁數(shù)：	165	字?jǐn)?shù)：

內(nèi)容簡介

　　《FPGA時序約束與分析》首先介紹時序約束相關(guān)的基本概念；然后從時鐘、建立時間和保持時間等概念入手，詳細(xì)地闡述時序分析理論中的基本時序路徑；隨后結(jié)合實(shí)際的約束語法，對主時鐘約束、虛擬時鐘約束、時鐘特性約束、衍生時鐘約束、I/O接口約束、多周期約束、虛假路徑約束、**/最小延時約束等進(jìn)行詳細(xì)的介紹，除基本理論與約束語法的解釋說明外，還提供了豐富的語法使用實(shí)例、工具使用實(shí)例以及工程應(yīng)用實(shí)例。時序約束與分析是FPGA開發(fā)設(shè)計(jì)必須掌握的高級技能，通過本書基礎(chǔ)理論與工程實(shí)例的結(jié)合，相信能夠幫助廣大的FPGA學(xué)習(xí)者快速掌握這項(xiàng)技能并學(xué)以致用?！禙PGA時序約束與分析》適合作為從事FPGA開發(fā)的工程師或研究人員的參考書籍，也可作為高等院校相關(guān)專業(yè)FPGA課程的教材。

作者簡介

　　吳厚航[網(wǎng)名：特權(quán)同學(xué)]近十五年的FPGA工程實(shí)踐與產(chǎn)品研發(fā)經(jīng)歷，擅長記錄、分析并總結(jié)各種FPGA開發(fā)經(jīng)驗(yàn)與技巧，也非常樂于分享。多年來筆耕不輟、風(fēng)雨無阻，通過技術(shù)博客、FPGA論壇、自媒體等平臺累計(jì)發(fā)表了近千篇FPGA技術(shù)文章，且著有8本FPGA技術(shù)相關(guān)圖書。其著作內(nèi)容，在理論和實(shí)踐相結(jié)合的同時，貫穿了很多實(shí)用的經(jīng)驗(yàn)技巧分享，在FPGA學(xué)習(xí)者中有著很好的口碑。

圖書目錄

第1章時序約束概述
1．1 什么是時序約束
1．2 為什么要做時序約束
1．3 時序約束的基本路徑
1．4 時序約束的基本流程
1．5 時序約束的主要方法
1．5．1 使用GUI輸入約束
1．5．2 手動輸入約束
1．6 約束文件管理
第2章基本的時序路徑
2．1 時鐘的基本概念
2．1．1 時鐘定義
2．1．2 時鐘偏差
2．2 建立時間與保持時間
2．3 寄存器到寄存器的時序路徑分析
2．3．1 數(shù)據(jù)路徑和時鐘路徑
2．3．2 數(shù)據(jù)到達(dá)路徑和數(shù)據(jù)需求路徑
2．3．3 啟動沿、鎖存沿、建立時間關(guān)系和保持時間關(guān)系
2．3．4 寄存器到寄存器路徑分析
2．4 引腳到寄存器的時序路徑分析
2．4．1 系統(tǒng)同步接口與源同步接口
2．4．2 系統(tǒng)同步接口的路徑分析
2．4．3 源同步接口的路徑分析
2．5 寄存器到引腳的時序路徑分析
2．5．1 系統(tǒng)同步接口的路徑分析
2．5．2 源同步接口的路徑分析
2．6 引腳到引腳的時序路徑分析
第3章主時鐘與虛擬時鐘約束
3．1 主時鐘約束
3．1．1 主時鐘約束語法
3．1．2 識別設(shè)計(jì)時鐘
3．2 主時鐘約束實(shí)例
實(shí)例3．1：引腳輸入的主時鐘約束
實(shí)例3．2：引腳輸入的主時鐘約束
實(shí)例3．3：高速傳輸器輸出的主時鐘約束
實(shí)例3．4：硬件原語輸出的主時鐘約束
實(shí)例3．5：差分信號的主時鐘約束
3．3 主時鐘約束分析
實(shí)例3．6：使用GUI約束輸入時鐘引腳
實(shí)例3．7：Clocking Wizard IP主時鐘自動約束
實(shí)例3．8：查看主時鐘時序路徑的分析報告
實(shí)例3．9：跨時鐘域的時序分析
3．4 虛擬時鐘約束
3．5 虛擬時鐘約束實(shí)例
實(shí)例3．10：系統(tǒng)同步接口pin2reg的虛擬時鐘約束
實(shí)例3．11：系統(tǒng)同步接口reg2pin的虛擬時鐘約束
3．6 時鐘特性約束
3．6．1 時鐘抖動與不確定性約束語法
3．6．2 時鐘抖動
3．6．3 時鐘不確定性
3．7 時鐘抖動與不確定性約束實(shí)例
實(shí)例3．12：使用GUI約束時鐘抖動和不確定時間
實(shí)例3．13：時鐘抖動約束分析
實(shí)例3．14：時鐘不確定性約束分析
3．8 時鐘延時約束語法
3．9 時鐘延時約束實(shí)例
實(shí)例3．15：查看FPGA內(nèi)部時鐘延時、時鐘偏斜計(jì)算
實(shí)例3．16：輸入時鐘的延時約束
第4章衍生時鐘約束
4．1 衍生時鐘定義
4．1．1 自動衍生時鐘約束
4．1．2 手動衍生時鐘約束
4．2 衍生時鐘約束語法
4．3 衍生時鐘約束實(shí)例
實(shí)例4．1：使用GUI約束衍生時鐘
實(shí)例4．2：2分頻的衍生時鐘
實(shí)例4．3：4/3倍頻的衍生時鐘
第5章 I/O接口約束
5．1 輸入接口約束語法
5．2 輸入接口約束實(shí)例
實(shí)例5．1：以主時鐘為同步時鐘的輸入引腳約束
實(shí)例5．2：以虛擬時鐘為同步時鐘的輸入引腳約束
實(shí)例5．3：指定最大和最小延時值的輸入引腳約束
實(shí)例5．4：參考時鐘下降沿的輸入引腳約束
實(shí)例5．5：同時指定同步時鐘和參考時鐘的輸入引腳約束
實(shí)例5．6：多組參考組合的輸入引腳約束
5．3 輸入接口約束分析
實(shí)例5．7：圖像傳感器輸入引腳約束
實(shí)例5．8：SPI接口的輸入引腳約束
5．4 輸出接口約束語法
5．5 輸出接口約束實(shí)例
實(shí)例5．9：以主時鐘為同步時鐘的輸出引腳約束
實(shí)例5．10：以虛擬時鐘為同步時鐘的輸出引腳約束
實(shí)例5．11：同時指定時鐘上升沿和下降沿的輸出引腳約束
5．6 輸出接口約束分析
實(shí)例5．12：VGA驅(qū)動輸出引腳約束
實(shí)例5．13：SPI接口輸出引腳約束
第6章時序例外約束
6．1 為何要做時序例外約束
6．2 時序例外約束分類
6．3 時序約束的推薦順序
第7章多周期約束
7．1 多周期約束語法
7．2 多周期約束實(shí)例
實(shí)例7．1：同頻同相時鐘的多周期約束
實(shí)例7．2：同頻異相時鐘的多周期約束
實(shí)例7．3：慢時鐘域到快時鐘域的多周期約束
實(shí)例7．4：快時鐘域到慢時鐘域的多周期約束
7．3 多周期約束分析
實(shí)例7．5：同頻同相時鐘的多周期約束
實(shí)例7．6：快時鐘到慢時鐘的多周期約束
實(shí)例7．7：慢時鐘到快時鐘的多周期約束
第8章虛假路徑約束
8．1 虛假路徑約束語法
8．2 虛假路徑約束實(shí)例
實(shí)例8．1：虛假路徑約束的基本應(yīng)用實(shí)例
實(shí)例8．2：時序分析報告中虛假路徑約束與查看
第9章最大/最小延時約束
9．1 最大/最小延時約束語法
9．2 最大/最小延時約束實(shí)例
實(shí)例9．1：跨時鐘路徑的最大/最小延時約束
實(shí)例9．2：pin2pin路徑的最大/最小延時約束
參考文獻(xiàn)