注冊(cè) | 登錄讀書(shū)好,好讀書(shū),讀好書(shū)!
讀書(shū)網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書(shū)科學(xué)技術(shù)工業(yè)技術(shù)無(wú)線電電子學(xué)、電信技術(shù)數(shù)字電路實(shí)驗(yàn)教程

數(shù)字電路實(shí)驗(yàn)教程

數(shù)字電路實(shí)驗(yàn)教程

定 價(jià):¥35.00

作 者: 王術(shù)群 著
出版社: 華中科技大學(xué)出版社
叢編項(xiàng): 應(yīng)用型本科信息大類專業(yè)
標(biāo) 簽: 暫缺

購(gòu)買(mǎi)這本書(shū)可以去


ISBN: 9787568060516 出版時(shí)間: 2020-07-01 包裝: 平裝
開(kāi)本: 16 頁(yè)數(shù): 144 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  本書(shū)是一本兼顧傳統(tǒng)設(shè)計(jì)方法和FPGA設(shè)計(jì)的數(shù)字電路課程實(shí)驗(yàn)書(shū)。 本書(shū)由基礎(chǔ)型、綜合型、設(shè)計(jì)型、拓展創(chuàng)新型四層次由淺入深,與理論課程緊密貼合的實(shí)驗(yàn)項(xiàng)目組成。全書(shū)共分四部分,內(nèi)容包括: FPGA的實(shí)驗(yàn)平臺(tái)軟硬件介紹;傳統(tǒng)實(shí)驗(yàn)平臺(tái)實(shí)驗(yàn);基于FPGA平臺(tái)實(shí)驗(yàn)——原理圖篇;基于FPGA平臺(tái)實(shí)驗(yàn)——程序篇。 本書(shū)結(jié)構(gòu)合理,層次清楚,不僅可作為電子、通信、控制、計(jì)算機(jī)應(yīng)用等專業(yè)在校學(xué)生的實(shí)驗(yàn)用教材,也可作為數(shù)字電路工程技術(shù)人員和電子制作愛(ài)好者的參考用書(shū)。

作者簡(jiǎn)介

  1、教授相關(guān)課程多年,一線教學(xué)經(jīng)驗(yàn)豐富。細(xì)目如下:數(shù)字邏輯與數(shù)字電路2006-2018 數(shù)字邏輯與數(shù)字電路課程設(shè)計(jì)2015-2017 電路計(jì)輔設(shè)計(jì)2010-2018 專業(yè)英語(yǔ)2006-2012 可編程邏輯器件原理與應(yīng)用2007-2018 2、主持多項(xiàng)教改項(xiàng)目,有迫切教改需求。細(xì)目如下: 2018年中央高校教育教學(xué)改革專項(xiàng)項(xiàng)目:新工科中央高校教改項(xiàng)目 主持 2017年校級(jí)專業(yè)學(xué)位研究生示范性課程建設(shè)項(xiàng)目:可編程原理及器件案例式教學(xué)設(shè)計(jì) 主持 2016年校級(jí)教育教學(xué)改革項(xiàng)目:基于FPGA的口袋實(shí)驗(yàn)室構(gòu)建——數(shù)字電路實(shí)驗(yàn)課程改革 主持 2017年西部高校電工電子基礎(chǔ)課實(shí)驗(yàn)案例設(shè)計(jì)競(jìng)賽 二等獎(jiǎng) 3、承擔(dān)科研項(xiàng)目,關(guān)注行業(yè)發(fā)展前沿。細(xì)目如下: 2018 中央高?;究蒲袠I(yè)務(wù)費(fèi)專項(xiàng)基金項(xiàng)目:生物農(nóng)業(yè)照明用智能化LED燈(排名第1); 2012 中央高?;究蒲袠I(yè)務(wù)費(fèi)專項(xiàng)基金項(xiàng)目:無(wú)線分布式照明節(jié)能管理系統(tǒng)(排名第1); 2012科技部創(chuàng)新基金: 節(jié)節(jié)升照明系統(tǒng)(排名第4) 2018國(guó)家實(shí)用新型專利(排名第1),基于FPGA的局部重配置系統(tǒng),授權(quán)號(hào)CN207780770U 2018國(guó)家實(shí)用新型專利(排名第1),一種抗干擾的ZigBee帶狀網(wǎng)絡(luò)結(jié)構(gòu),授權(quán)號(hào)CN207720426U 2016國(guó)家發(fā)明專利(排名第3),行人、車(chē)輛導(dǎo)航路線自動(dòng)匹配終端、系統(tǒng)及方法,授權(quán)號(hào)CN103344327B,

圖書(shū)目錄

第1章基于FPGA的實(shí)驗(yàn)平臺(tái)介紹/1
1.1FPGA 的基本結(jié)構(gòu)及特點(diǎn)/1
1.2基于FPGA的設(shè)計(jì)流程/3
1.3實(shí)驗(yàn)硬件平臺(tái)/4
1.4HDL硬件語(yǔ)言簡(jiǎn)介/11
1.5軟件平臺(tái)——Vivado基礎(chǔ)/11

第2章基于傳統(tǒng)實(shí)驗(yàn)平臺(tái)實(shí)驗(yàn)/16
2.1傳統(tǒng)實(shí)驗(yàn)方法介紹/16
2.2TTL、CMOS集成邏輯門(mén)的邏輯功能與參數(shù)測(cè)試/17
2.3組合邏輯電路的設(shè)計(jì)與測(cè)試/22
2.4觸發(fā)器及其應(yīng)用/25

第3章基于FPGA的“口袋實(shí)驗(yàn)室”實(shí)驗(yàn)——原理圖篇/32
3.1IP庫(kù)使用說(shuō)明/32
3.274LS00與非門(mén)實(shí)驗(yàn)/33
3.3組合邏輯實(shí)現(xiàn)三變量表決電路/51
3.4顯示譯碼實(shí)驗(yàn)/56
3.5觸發(fā)器實(shí)現(xiàn)四路競(jìng)賽搶答器/59
3.6計(jì)數(shù)器實(shí)驗(yàn)/61
3.74位十六進(jìn)制計(jì)數(shù)器顯示/66
3.84位簡(jiǎn)易數(shù)字鐘案例/68

第4章基于FPGA平臺(tái)實(shí)驗(yàn)——程序篇/74
4.1Verilog HDL簡(jiǎn)介/74
4.238譯碼器及仿真實(shí)驗(yàn)/76
4.3加法器設(shè)計(jì)/84
4.4位寬可設(shè)置的加法器封裝制定IP核/89
4.5觸發(fā)器四路競(jìng)賽搶答器Verilog實(shí)驗(yàn)/94
4.6動(dòng)態(tài)掃描數(shù)碼管顯示實(shí)驗(yàn)/97
4.7計(jì)數(shù)器Verilog實(shí)驗(yàn)/102
4.8狀態(tài)機(jī)設(shè)計(jì)序列檢測(cè)器實(shí)驗(yàn)/105
4.94位簡(jiǎn)易數(shù)字鐘Verilog實(shí)驗(yàn)/110
4.10ADC0809 實(shí)驗(yàn)/115

附錄AEGo1開(kāi)發(fā)板用戶手冊(cè)/121

參考文獻(xiàn)/138

本目錄推薦

掃描二維碼
Copyright ? 讀書(shū)網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)