勇敢的芯伴你玩轉(zhuǎn)Xilinx FPGA

暫缺《勇敢的芯伴你玩轉(zhuǎn)Xilinx FPGA》簡介

　　者簡介吳厚航[網(wǎng)名：特權(quán)同學(xué)]有近10年的FPGA工程實踐經(jīng)歷，擅長記錄、分析并總結(jié)FPGA開發(fā)中的經(jīng)驗與技巧，也非常樂于分享?；钴S于各大電子技術(shù)網(wǎng)站的FPGA社區(qū)或版塊，多年來筆耕不輟、風(fēng)雨無阻，不斷地發(fā)表FPGA相關(guān)文章，其總點擊量超過300萬。著有多本FPGA技術(shù)相關(guān)圖書，其詼諧的文字、貼近讀者實際需求的知識點與經(jīng)驗技巧分享，贏得了廣大讀者的一致認可?！灸夸洝?Contents目錄 第1章FPGA開發(fā)入門 1.1FPGA基礎(chǔ)入門 1.2FPGA的優(yōu)勢在哪里 1.3FPGA應(yīng)用領(lǐng)域 1.4FPGA開發(fā)流程 第2章實驗平臺“勇敢的芯”板級電路詳解 2.1板級電路整體架構(gòu) 2.2電源電路 2.3復(fù)位與時鐘電路 2.3.1關(guān)于FPGA器件的時鐘 2.3.2關(guān)于FPGA器件的復(fù)位 2.3.3實驗平臺電路解析 2.4FPGA下載配置電路 2.5SRAM接口電路 2.6ADC/DAC芯片電路 2.7UART接口電路 2.8RTC接口電路 2.9導(dǎo)航按鍵電路 2.10VGA顯示接口電路 2.11蜂鳴器、數(shù)碼管、流水燈、撥碼開關(guān)電路 2.12超聲波接口、外擴LCD接口電路 第3章邏輯設(shè)計基礎(chǔ) 3.10和1——精彩世界由此開始 3.2表面現(xiàn)象揭秘——邏輯關(guān)系3.3內(nèi)里本質(zhì)探索——器件結(jié)構(gòu) 第4章軟件安裝與配置 4.1ISE 14.6軟件安裝 4.1.1安裝文件復(fù)制與解壓縮 4.1.2虛擬光驅(qū)或解壓縮安裝 4.1.3ISE 14.6安裝 4.2Modelsim SE 10.1安裝 4.2.1安裝文件復(fù)制與解壓縮 4.2.2Modelsim SE安裝 4.3文本編輯器Notepad安裝 4.4ISE中使用Notepad的關(guān)聯(lián)設(shè)置 4.5ISE與Modelsim聯(lián)合仿真庫編譯 4.5.1操作系統(tǒng)確認 4.5.2Xilinx庫編譯 4.6ISE與Modelsim聯(lián)合仿真關(guān)聯(lián)設(shè)置 4.6.1modelsim.ini內(nèi)容復(fù)制與粘貼 4.6.2ISE設(shè)置 4.7Platform Cable USB驅(qū)動安裝 4.8串口芯片驅(qū)動安裝 4.8.1驅(qū)動安裝 4.8.2設(shè)備識別 勇敢的芯伴你玩轉(zhuǎn)Xilinx FPGA第5章基于仿真的*個工程實例 5.1新建工程 5.2Verilog源碼文件創(chuàng)建與編輯 5.2.1Verilog源碼文件創(chuàng)建 5.2.2Verilog源碼文件編輯 5.3Verilog語法檢查 5.4Modelsim仿真驗證 5.4.1ISE基本設(shè)置 5.4.2測試腳本創(chuàng)建與編輯 5.4.3調(diào)用Modelsim仿真 第6章基于板級調(diào)試的第二個工程實例 6.1PWM蜂鳴器驅(qū)動之功能概述 6.1.1功能概述 6.1.2設(shè)計源碼 6.2PWM蜂鳴器驅(qū)動之引腳分配 6.2.1工程移植 6.2.2PlanAhead引腳分配 6.2.3腳本直接引腳分配 6.3PWM蜂鳴器驅(qū)動之綜合、實現(xiàn)與配置文件產(chǎn)生 6.4PWM蜂鳴器驅(qū)動之FPGA在線下載配置 6.4.1開啟iMPACT 6.4.2初始化下載線纜 6.4.3下載配置 6.5PWM蜂鳴器驅(qū)動之FPGA配置芯片固化 6.5.1PROM燒錄文件生成 6.5.2固化PROM 6.6PWM蜂鳴器驅(qū)動之復(fù)位與FPGA重配置功能 6.6.1復(fù)位功能 6.6.2在線重配置功能 6.6.3配置狀態(tài)指示燈 第7章基礎(chǔ)入門實例 7.1蜂鳴器開關(guān)實例 7.1.1功能簡介 7.1.2代碼解析 7.1.3打開工程 7.1.4下載配置操作 7.2流水燈實例 7.2.1功能簡介 7.2.2代碼解析 7.2.3下載配置 7.33？8譯碼器實驗 7.3.1功能簡介 7.3.2代碼解析 7.3.3板級調(diào)試 7.4按鍵消抖與LED開關(guān)實例 7.4.1按鍵消抖原理 7.4.2功能簡介 7.4.3代碼解析 7.4.4板級調(diào)試 7.5經(jīng)典模式流水燈實驗 7.5.1功能簡介 7.5.2代碼解析 7.5.3板級調(diào)試 7.6基于PLL分頻計數(shù)的LED閃爍實例 7.6.1PLL概述 7.6.2功能簡介 7.6.3新建IP核文件 7.6.4PLL配置 7.6.5模塊化設(shè)計概述 7.6.6模塊化設(shè)計實踐 7.6.7代碼解析 7.6.8板級調(diào)試 7.7數(shù)碼管驅(qū)動實例 7.7.1數(shù)碼管驅(qū)動原理 7.7.2功能概述 7.7.3代碼解析 7.7.4板級調(diào)試 7.8SRAM讀寫測試 7.8.1SRAM讀寫時序解讀 7.8.2功能簡介 7.8.3代碼解析 7.8.4Xilinx庫設(shè)置 7.8.5功能仿真 7.8.6FPGA在線配置 7.8.7觸發(fā)采樣波形 7.9UART loopback測試 7.9.1功能概述 7.9.2代碼解析 7.9.3板級調(diào)試 7.10VGA驅(qū)動ColorBar顯示 7.10.1VGA概述 7.10.2功能簡介 7.10.3代碼解析 7.10.4板級調(diào)試 7.11LCD基本驅(qū)動實例 7.11.1LCD驅(qū)動時序 7.11.2功能簡介 7.11.3代碼解析 7.11.4裝配 7.11.5板級調(diào)試 7.12LCD字符顯示驅(qū)動 7.12.1字符取模 7.12.2ROM初始化文檔創(chuàng)建 7.12.3新建源文件 7.12.4IP選擇 7.12.5ROM配置 7.12.6功能簡介 7.12.7代碼解析 7.12.8板級調(diào)試 第8章FPGA片內(nèi)資源應(yīng)用實例 8.1基于ChipScope的超聲波測距調(diào)試 8.1.1超聲波測距原理 8.1.2功能簡介 8.1.3代碼解析 8.1.4硬件裝配 8.1.5ChipScope源文件創(chuàng)建 8.1.6ChipScope配置 8.1.7ChipScope調(diào)試 8.2FPGA片內(nèi)ROM實例 8.2.1功能概述 8.2.2代碼解析 8.2.3ROM初始化文檔創(chuàng)建 8.2.4新建源文件 8.2.5IP選擇 8.2.6ROM配置 8.2.7Xilinx庫設(shè)置 8.2.8功能仿真 8.2.9FPGA在線調(diào)試 8.2.10觸發(fā)采樣波形 8.3FPGA片內(nèi)RAM實例 8.3.1功能概述 8.3.2代碼解析 8.3.3新建源文件 8.3.4IP選擇 8.3.5RAM配置 8.3.6功能仿真 8.3.7FPGA在線調(diào)試 8.4FPGA片內(nèi)FIFO實例 8.4.1功能概述 8.4.2代碼解析 8.4.3新建源文件 8.4.4IP選擇 8.4.5FIFO配置 8.4.6功能仿真 8.4.7FPGA在線調(diào)試 8.5FPGA片內(nèi)異步FIFO實例 8.5.1功能概述 8.5.2代碼解析 8.5.3新建源文件 8.5.4IP選擇 8.5.5FIFO配置 8.5.6功能仿真 8.5.7FPGA在線調(diào)試 8.6FPGA片內(nèi)ROM FIFO RAM聯(lián)合實例之功能 8.6.1功能概述 8.6.2代碼解析 8.6.3功能仿真 8.6.4FPGA在線調(diào)試 第9章綜合進階實例 9.1基于數(shù)碼管顯示的超聲波測距回響脈寬計數(shù) 9.1.1功能簡介 9.1.2代碼解析 9.1.3板級調(diào)試 9.2基于均值濾波處理的超聲波測距回響脈寬計數(shù) 9.2.1功能簡介 9.2.2濾波算法與實現(xiàn) 9.2.3代碼解析 9.2.4板級調(diào)試 9.3基于進制換算的超聲波測距結(jié)果顯示 9.3.1功能簡介 9.3.2距離計算公式實現(xiàn) 9.3.3進制換算實現(xiàn) 9.3.4代碼解析 9.3.5乘法器IP核創(chuàng)建、配置與例化 9.3.6除法器IP核創(chuàng)建、配置與例化 9.3.7板級調(diào)試 9.4倒車雷達實例 9.4.1倒車雷達應(yīng)用背景 9.4.2功能簡介 9.4.3代碼解析 9.4.4板級調(diào)試 9.5基于SRAM批量讀寫的UARTbulk測試 9.5.1功能概述 9.5.2代碼解析 9.5.3板級調(diào)試 9.6基于數(shù)碼管顯示的RTC讀取 9.6.1RTC芯片解析 9.6.2功能簡介 9.6.3代碼解析 9.6.4板級調(diào)試 9.7基于UART發(fā)送的RTC讀取 9.7.1功能簡介 9.7.2代碼解析 9.7.3板級調(diào)試 9.8基于UART收發(fā)的RTC讀寫 9.8.1功能簡介 9.8.2代碼解析 9.8.3板級調(diào)試 9.9基于UART控制的VGA多模式顯示 9.9.1功能簡介 9.9.2代碼解析 9.9.3板級調(diào)試 9.10基于LED顯示的D/A輸出驅(qū)動實例 9.10.1D/A芯片概述 9.10.2功能簡介 9.10.3代碼解析 9.10.4板級調(diào)試 9.11基于按鍵調(diào)整和數(shù)碼管顯示的D/A輸出實例 9.11.1功能簡介 9.11.2代碼解析 9.11.3板級調(diào)試 9.12波形發(fā)生器 9.12.1功能簡介 9.12.2代碼解析 9.12.3IP核CORDIC配置與例化 9.12.4Xilinx庫設(shè)置 9.12.5功能仿真 9.12.6板級調(diào)試 9.13基于數(shù)碼管顯示的A/D采集實例 9.13.1A/D芯片接口概述 9.13.2功能簡介 9.13.3代碼解析 9.13.4板級調(diào)試 9.14A/D和D/A聯(lián)合測試 9.14.1功能簡介 9.14.2代碼解析 9.14.3板級調(diào)試 9.15RTC時間的LCD顯示和UART設(shè)置 9.15.1功能簡介 9.15.2代碼解析 9.15.3板級調(diào)試【前言】 Foreword 前言 FPGA技術(shù)在當(dāng)前的電子設(shè)計領(lǐng)域越來越火熱，雖然它的成本還是高高在上，但是它給電子系統(tǒng)所帶來的不可限量的速度和帶寬以及在靈活性、小型性方面的優(yōu)勢，越來越為對性能要求高、偏重定制化需求的開發(fā)者所青睞。因此，越來越多的電子工程師和電子專業(yè)在校學(xué)生希望能夠掌握這門技術(shù)。而一門電子技能的掌握，單憑幾本初級入門教材是很困難的。筆者結(jié)合自身的學(xué)習(xí)經(jīng)歷，為廣大學(xué)習(xí)者量身打造了基于低成本、高性價比的Xilinx Spartan 6 FPGA器件的硬件開發(fā)學(xué)習(xí)平臺?；谶@個平臺，配套本教材的各種基礎(chǔ)概念闡釋和例程講解，相信可以幫助讀者快速掌握這一門新技術(shù)。 本書共分為以下9章。 第1章是基礎(chǔ)中的基礎(chǔ)，講述可編程器件的一些基本概念及其主要應(yīng)用領(lǐng)域、相比于傳統(tǒng)技術(shù)的優(yōu)勢和開發(fā)流程。第2章從FPGA開發(fā)平臺的電路板設(shè)計入手，介紹FPGA板級硬件電路設(shè)計要點，以及本書配套開發(fā)平臺的周邊外圍電路的設(shè)計。第3章從*基礎(chǔ)的0和1開始回顧數(shù)字電路的基礎(chǔ)，也會深入探討讀者所關(guān)心的可編程器件的內(nèi)部架構(gòu)和原理。 第4章講述開發(fā)環(huán)境的搭建，包括Xilinx FPGA集成開發(fā)環(huán)境ISE、仿真工具Modelsim、文本編輯器Notepad以及下載器驅(qū)動和UART驅(qū)動安裝，幫助讀者快速搞定學(xué)習(xí)路上遇到的*棘手的“軟”問題。 第5章和第6章完成*基本的工程創(chuàng)建、語法檢查、仿真驗證以及編譯，甚至在線板級調(diào)試和代碼固化，帶領(lǐng)學(xué)習(xí)者初步掌握基于Xilinx ISE的FPGA開發(fā)流程。第7章手把手帶領(lǐng)讀者完成12個*基本的入門實例。第8章用6個實例幫助讀者熟悉FPGA除了邏輯資源以外的豐富資源，如PLL，可配置為ROM、RAM、FIFO的內(nèi)嵌存儲器，在線邏輯分析儀ChipScope。 第9章的15個例程，是對前面一些例程的集成整合，力圖通過大量例程實踐，幫助讀者熟練掌握FPGA的基本開發(fā)設(shè)計。 本書既有對基礎(chǔ)理論知識專門的講解，也有非常詳細的實例演練和講解，更多的是在實踐中傳遞實用的設(shè)計技巧和方法，非常適合初學(xué)者。 本書配套例程下載鏈接： http：//pan.baidu.com/s/1jGjAhEm。本書配套開發(fā)平臺淘寶鏈接： http：//myfpga.taobao.com/。 吳厚航（網(wǎng)名：特權(quán)同學(xué)）2017年8月于上海勇敢的芯伴你玩轉(zhuǎn)Xilinx FPGA【免費在線讀】第5章基于仿真的*個工程實例本章導(dǎo)讀： 本章手把手引導(dǎo)讀者建立*個屬于自己的FPGA工程，包括工程新建，基本器件和工具配置，Verilog源碼創(chuàng)建和編輯，Verilog語法檢查以及進行Modelsim的仿真驗證。5.1新建工程本節(jié)將一起動手使用ISE創(chuàng)建一個FPGA工程。首先，在硬盤中創(chuàng)建一個名為project的文件夾，注意這個文件夾所在的路徑名稱中不要有任何的中文和符號（下畫線除外），即以數(shù)字和字母為主，例如，筆者的路徑為“D：＼myfpga＼DK_SF_SP6＼lesson”。打開ISE，進入主界面后，如圖5.1所示，執(zhí)行File→New Project…命令。圖5.1New Project菜單在彈出的New Project Wizard中，分別做如下的設(shè)置。（1） Name一欄輸入工程名稱，這里建議輸入sp6作為工程名稱。（2） Location一欄輸入工程所在的文件夾路徑，“D：＼myfpga＼DK_SF_SP6＼lesson＼project”即前面創(chuàng)建的專用于存放FPGA實例工程的文件夾。其中*后一級的名稱在輸入Name后自動產(chǎn)生，即為“D：＼myfpga＼DK_SF_SP6＼lesson＼project＼sp6”，建議*后一級自動創(chuàng)建的文件夾由sp6修改為“sp6ex1”。（3） Working Directory一欄的路徑和Location一欄一致即可。（4） Top？level source type選擇HDL，即以HDL方式作為設(shè)計工程的頂層模塊。設(shè)置完成如圖5.2所示。