注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學(xué)技術(shù)計算機/網(wǎng)絡(luò)行業(yè)軟件及應(yīng)用Xilinx FPGA原理與實踐:基于Vivado和Verilog HDL

Xilinx FPGA原理與實踐:基于Vivado和Verilog HDL

Xilinx FPGA原理與實踐:基于Vivado和Verilog HDL

定 價:¥37.00

作 者: 盧有亮 著
出版社: 機械工業(yè)出版社
叢編項: 普通高等教育“十三五”規(guī)劃教材
標 簽: 暫缺

ISBN: 9787111593348 出版時間: 2018-05-01 包裝: 平裝
開本: 16開 頁數(shù): 236 字數(shù):  

內(nèi)容簡介

  本書以目前流行的Xilinx7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、VerilogHDL語言及Vivado的應(yīng)用,并循序漸進地從組合邏輯和時序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進階應(yīng)用。本書具有理論和實踐緊密結(jié)合的特點,在內(nèi)容的設(shè)計上既重視學(xué)生對基礎(chǔ)理論知識的認知過程,又通過由易到難的19個實踐逐步提高理論知識及培養(yǎng)開發(fā)能力,為學(xué)生提高FPGA設(shè)計開發(fā)能力及提高知識應(yīng)用素質(zhì)提供平臺與指導(dǎo)。通過本書的學(xué)習(xí)和實踐,學(xué)生能夠達到初級FPGA開發(fā)工程技術(shù)人員的水平。

作者簡介

暫缺《Xilinx FPGA原理與實踐:基于Vivado和Verilog HDL》作者簡介

圖書目錄

前 言
第1 章 FPGA基礎(chǔ)及電路設(shè)計 1
?。? 1 FPGA 基礎(chǔ)及7 系列FPGA 基本原理 1
 ?。? 1. 1 FPGA 概述 1
 ?。? 1. 2 FPGA 基本邏輯結(jié)構(gòu) 2
 ?。? 1. 3 7 系列FPGA CLB 4
 ?。? 1. 4?。?系列FPGA 的IOB 8
 ?。? 1. 5 7 系列FPGA 及7a35tftg256 ̄1 特性 9
?。? 2?。疲校牵?電路設(shè)計 11
  1. 2. 1?。疲校牵?的BANK 電路 11
 ?。? 2. 2?。蹋牛?驅(qū)動電路 13
 ?。? 2. 3 撥碼開關(guān)電路 13
  1. 2. 4 按鍵電路 14
 ?。? 2. 5 七段數(shù)碼管驅(qū)動電路 15
  1. 2. 6?。郑牵?顯示驅(qū)動電路 17
 ?。? 2. 7?。遥樱玻常?驅(qū)動電路 19
 ?。? 2. 8 配置電路 20
 ?。? 2. 9 XADC 接口和擴展接口 22
 習(xí)題 24
第2 章 Verilog HDL 語言與Vivado 25
?。? 1 Verilog HDL 基本結(jié)構(gòu) 25
 ?。? 1. 1 一個簡單的組合邏輯實例 25
 ?。? 1. 2 一個簡單的時序邏輯實例 27
  2. 1. 3?。郑澹颍椋欤铮?HDL 結(jié)構(gòu)要求 28
?。? 2 數(shù)據(jù)類型及變量、常量 29
 ?。? 2. 1 邏輯值和常量 30
 ?。? 2. 2 線網(wǎng)型變量wire 30
 ?。? 2. 3 寄存器類型reg 31
 ?。? 2. 4 符號常量 32

 ?。? 2. 5 存儲器型變量 32
?。? 3 運算符 33
 ?。? 3. 1 算術(shù)運算符 33
  2. 3. 2 邏輯運算符 33
 ?。? 3. 3 按位運算符 34
 ?。? 3. 4 關(guān)系運算符 34
 ?。? 3. 5 等式運算符 35
 ?。? 3. 6 縮減運算符 35
 ?。? 3. 7 移位運算符 35
 ?。? 3. 8 條件運算符和拼接運算符 36
 ?。? 3. 9 運算符的優(yōu)先級 37
?。? 4 語句 37
 ?。? 4. 1 賦值語句、結(jié)構(gòu)說明語句、阻塞與非阻塞 38
 ?。? 4. 2 條件語句 41
  2. 4. 3 循環(huán)語句 43
?。? 5 Vivado 初步 46
 ?。? 5. 1?。郑椋觯幔洌?獲取和安裝 47
  2. 5. 2?。郑椋觯幔洌?主界面 47
 習(xí)題 50
第3 章 組合邏輯電路與Vivado 進階 51
?。? 1 我的第一個工程———多數(shù)表決器 51
 ?。? 1. 1 多數(shù)表決器的分析和邏輯實現(xiàn) 51
 ?。? 1. 2 多數(shù)表決器的工程創(chuàng)建 52
  3. 1. 3 多數(shù)表決器的Verilog HDL 源文件創(chuàng)建 56
 ?。? 1. 4 多數(shù)表決器的Verilog HDL 代碼實現(xiàn)及RTL 分析 58
 ?。? 1. 5 綜合 59
 ?。? 1. 6 約束 60
 ?。? 1. 7 實現(xiàn) 62
  3. 1. 8 仿真 63
 ?。? 1. 9 編程和調(diào)試 65
 3. 2?。常?譯碼器設(shè)計和IP 核 70
  3. 2. 1 譯碼器的實現(xiàn) 70
 ?。? 2. 2 譯碼器IP 核生成 75
 3. 3 調(diào)用IP 核實現(xiàn)多數(shù)表決器 78
 ?。? 3. 1 使用74x138 實現(xiàn)多數(shù)表決器的設(shè)計 78
 ?。? 3. 2 構(gòu)建新工程并調(diào)用IP 核 78
 習(xí)題 83
目  錄Ⅶ 
第4 章 時序邏輯電路FPGA實現(xiàn) 84
 4. 1 時鐘同步狀態(tài)機的設(shè)計 84
 ?。? 1. 1 時鐘同步狀態(tài)機及其設(shè)計流程 84
  4. 1. 2 時鐘同步狀態(tài)機設(shè)計方法構(gòu)建序列發(fā)生器 86
 ?。? 1. 3 狀態(tài)圖直接描述法實現(xiàn)序列發(fā)生器 90
 4. 2 同步計數(shù)器74x163 的實現(xiàn) 94
 4. 3 移位寄存器的實現(xiàn)和應(yīng)用 97
 ?。? 3. 1?。罚矗保梗?的實現(xiàn) 97
  4. 3. 2 使用74x194IP 核實現(xiàn)11001 序列發(fā)生器 100
 習(xí)題 104
第5 章 FPGA基本實踐 105
?。? 1 流水燈實踐 105
  5. 1. 1 流水燈的關(guān)鍵設(shè)計 105
 ?。? 1. 2 流水燈工程的Vivado 實現(xiàn) 106
 5. 2 數(shù)碼管動態(tài)顯示實踐 111
 ?。? 2. 1 數(shù)碼管動態(tài)顯示原理分析 111
 ?。? 2. 2 數(shù)碼管動態(tài)顯示設(shè)計 112
 ?。? 2. 3 數(shù)碼管動態(tài)顯示工程的Vivado 實現(xiàn) 113
  5. 2. 4 數(shù)碼管動態(tài)顯示IP 核設(shè)計與實現(xiàn) 117
 ?。? 2. 5 調(diào)用IP 核實現(xiàn)動態(tài)顯示 120
 5. 3?。郑牵?顯示的實現(xiàn) 123
 ?。? 3. 1?。郑牵?顯示基本原理 123
 ?。? 3. 2?。郑牵?顯示設(shè)計與實現(xiàn) 125
 習(xí)題 132
第6 章 FPGA綜合實踐 133
 6. 1 電子秒表的設(shè)計與實現(xiàn) 133
 ?。? 1. 1 按鍵消抖 133
 ?。? 1. 2 秒表綜合設(shè)計 136
?。? 2?。眨粒遥?串行接口設(shè)計及通信實現(xiàn) 142
 ?。? 2. 1 異步串行接口原理分析 142
  6. 2. 2 波特率及其他時鐘信號發(fā)生模塊設(shè)計 143
 ?。? 2. 3 串行發(fā)送程序設(shè)計 145
 ?。? 2. 4 串行接收程序設(shè)計 148
 ?。? 2. 5 串行通信頂層程序設(shè)計 152
  6. 2. 6 串行通信功能測試 153
 習(xí)題 155
Ⅷ?。兀椋欤椋睿?FPGA 原理與實踐———基于Vivado 和Verilog HDL
第7 章 FPGA 進階——XADC、BRAM原理及電壓表、示波器設(shè)計 156
?。? 1?。兀粒模?基本結(jié)構(gòu)及寄存器 156
 ?。? 1. 1?。兀粒模?邏輯結(jié)構(gòu) 156
 ?。? 1. 2?。兀粒模?對外連接說明 156
 ?。? 1. 3 XADC 端口 159
 ?。? 1. 4?。兀粒模?狀態(tài)寄存器和控制寄存器 160
 ?。? 1. 5 操作模式 166
 ?。? 1. 6?。兀粒模?操作時序 167
 7. 2 應(yīng)用XADC 實現(xiàn)多路電壓采集及顯示 168
 ?。? 2. 1 生成XADC IP 核實例 168
 ?。? 2. 2 使用XADC IP 核實現(xiàn)XADC 序列模式訪問模塊 171
  7. 2. 3?。? D 序列采集和顯示實現(xiàn) 175
 ?。? 2. 4 序列采集及顯示測試 179
?。? 3 應(yīng)用XADC 及BRAM 實現(xiàn)多通道示波器 181
 ?。? 3. 1 塊存儲器BRAM 原理 181
 ?。? 3. 2 塊內(nèi)存生成IP 的使用和仿真驗證 186
  7. 3. 3 多通道示波器的設(shè)計思路 192
 ?。? 3. 4 顯示內(nèi)存設(shè)計及其訪問模塊構(gòu)建及仿真 193
  7. 3. 5 波形發(fā)生器模塊設(shè)計及仿真 196
 ?。? 3. 6?。郑牵?顯示驅(qū)動模塊設(shè)計及仿真 202
 ?。? 3. 7 加入邏輯分析儀模塊及頂層模塊實現(xiàn) 206
 ?。? 3. 8 功能測試 209
 習(xí)題 209
附錄 211
 附錄A?。悖罚幔常担簦妫簦纾玻担叮?引腳說明 211
 附錄B 口袋實驗板資源 218
 附錄C 實驗或課程設(shè)計教學(xué)安排 229
 附錄D 分章節(jié)代碼匯總 230
 附錄E A 型實驗板參考約束文件 232
參考文獻 236

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號