注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學(xué)技術(shù)計算機/網(wǎng)絡(luò)軟件與程序設(shè)計Verilog HDL數(shù)字系統(tǒng)設(shè)計及仿真(第2版)

Verilog HDL數(shù)字系統(tǒng)設(shè)計及仿真(第2版)

Verilog HDL數(shù)字系統(tǒng)設(shè)計及仿真(第2版)

定 價:¥69.00

作 者: 于斌 著
出版社: 電子工業(yè)出版社
叢編項: 工程設(shè)計與分析系列
標 簽: 暫缺

ISBN: 9787121330100 出版時間: 2018-01-01 包裝: 平裝
開本: 16開 頁數(shù): 460 字數(shù):  

內(nèi)容簡介

  Verilog HDL是一種使用廣泛的硬件描述語言,目前在國內(nèi)無論是集成電路還是嵌入式設(shè)計的相關(guān)專業(yè)都會使用到這種硬件描述語言。市面上介紹Verilog HDL的教材非常廣泛,各有不同的偏重。在第1版廣泛應(yīng)用的基礎(chǔ)上,吸收了眾多讀者的寶貴建議,大幅完善了第2版內(nèi)容。本書著重從設(shè)計角度入手,每章都力求讓讀者掌握一種設(shè)計方法,能夠利用本章知識進行完整的設(shè)計,從模塊的角度逐步完成對Verilog HDL語法的學(xué)習(xí),從而在整體上掌握Verilog HDL語法。為了達到這個目的,每章中都會給出使用本章知識完成的實例,按照門級、數(shù)據(jù)流級、行為級、任務(wù)和函數(shù)、測試模塊、可綜合設(shè)計和完整實例的順序向讀者介紹Verilog HDL的語法和使用方式。書中出現(xiàn)的所有代碼均經(jīng)過仿真,力求準確,另外配套有書中所有實例源文件和實例操作的視頻講解。

作者簡介

  作者團隊主要負責(zé)人謝龍漢,華南理工大學(xué)機械與汽車工程學(xué)院,副院長,教授。2002年畢業(yè)于浙江大學(xué)過程裝備與控制工程專業(yè)本科,在浙江大學(xué)華工過程機械研究所取得碩士學(xué)位,之后在廣州本田汽車有限公司研發(fā)中心工作過兩年,2010年獲得香港中文大學(xué)機械與自動化工程系的博士學(xué)位。國內(nèi)外學(xué)術(shù)期刊上發(fā)表30多篇學(xué)術(shù)論文,寫作經(jīng)驗豐富,作品技術(shù)含量高,實用性強。

圖書目錄

目 錄
第1章 Verilog HDL入門簡介\t1
1.1 集成電路設(shè)計流程簡介\t1
1.2 數(shù)字電路設(shè)計范例\t3
1.3 Verilog HDL建模范例\t5
1.4 兩種硬件描述語言\t9
第2章 Verilog HDL門級建模\t10
2.1 門級建模范例\t10
2.2 門級建模基本語法\t12
2.2.1 模塊定義\t12
2.2.2 端口聲明\t13
2.2.3 門級調(diào)用\t14
2.2.4 模塊實例化\t17
2.2.5 內(nèi)部連線聲明\t20
2.3 MOS開關(guān)與UDP\t21
2.4 層次化設(shè)計\t22
2.5 應(yīng)用實例\t22
實例2-1―4位全加器的門級建模\t22
實例2-2―2-4譯碼器的門級建模\t25
實例2-3―主從D觸發(fā)器的門級建模\t27
實例2-4―1位比較器的門級建模\t28
2.6 習(xí)題\t30
第3章 Verilog HDL數(shù)據(jù)流級建模\t31
3.1 數(shù)據(jù)流級建模范例\t31
3.2 數(shù)據(jù)流級建?;菊Z法\t32
3.3 操作數(shù)\t33
3.3.1 數(shù)字\t33
3.3.2 參數(shù)\t35
3.3.3 線網(wǎng)\t37
3.3.4 寄存器\t38
3.4 操作符\t39
3.4.1 算術(shù)操作符\t39
3.4.2 按位操作符\t39
3.4.3 邏輯操作符\t40
3.4.4 關(guān)系操作符\t41
3.4.5 等式操作符\t41
3.4.6 移位操作符\t42
3.4.7 拼接操作符\t42
3.4.8 縮減操作符\t43
3.4.9 條件操作符\t43
3.4.10 操作符優(yōu)先級\t44
3.5 應(yīng)用實例\t45
實例3-1―4位全加器的數(shù)據(jù)流級建模\t45
實例3-2―2-4譯碼器的數(shù)據(jù)流級建模\t47
實例3-3―主從D觸發(fā)器的數(shù)據(jù)流級建模\t49
實例3-4―4位比較器的數(shù)據(jù)流級建模\t50
3.6 習(xí)題\t51
第4章 Verilog HDL行為級建模\t53
4.1 行為級建模范例\t53
4.2 initial結(jié)構(gòu)和always結(jié)構(gòu)\t56
4.2.1 initial結(jié)構(gòu)\t56
4.2.2 always結(jié)構(gòu)\t58
4.3 順序塊和并行塊\t61
4.3.1 順序塊\t61
4.3.2 并行塊\t62
4.3.3 塊的嵌套\t63
4.4 if語句\t64
4.5 case語句\t67
4.6 循環(huán)語句\t69
4.6.1 while循環(huán)\t69
4.6.2 for循環(huán)\t70
4.6.3 repeat循環(huán)\t71
4.6.4 forever循環(huán)\t71
4.7 過程性賦值語句\t72
4.7.1 阻塞性賦值語句\t72
4.7.2 非阻塞性賦值語句\t72
4.8 應(yīng)用實例\t74
實例4-1―4位全加器的行為級建模\t74
實例4-2―簡易ALU電路的行為級建模\t75
實例4-3―下降沿觸發(fā)D觸發(fā)器的行為級建模\t77
實例4-4―十進制計數(shù)器的行為級建模\t78
4.9 習(xí)題\t80
第5章 任務(wù)、函數(shù)與編譯指令\t81
5.1 任務(wù)\t81
5.1.1 任務(wù)的聲明和調(diào)用\t82
5.1.2 自動任務(wù)\t84
5.2 函數(shù)\t86
5.2.1 函數(shù)的聲明和調(diào)用\t87
5.2.2 任務(wù)與函數(shù)的比較\t89
5.3 系統(tǒng)任務(wù)和系統(tǒng)函數(shù)\t89
5.3.1 顯示任務(wù)\t90
5.3.2 監(jiān)視任務(wù)\t93
5.3.3 仿真控制任務(wù)\t94
5.3.4 隨機函數(shù)\t95
5.3.5 文件控制任務(wù)\t96
5.3.6 值變轉(zhuǎn)儲任務(wù)\t100
5.4 編譯指令\t102
5.4.1 `define\t102
5.4.2 `include\t104
5.4.3 `timescale\t105
5.5 完整的module參考模型\t108
5.6 應(yīng)用實例\t109
實例5-1―信號同步任務(wù)\t109
實例5-2―階乘任務(wù)\t110
實例5-3―可控移位函數(shù)\t111
實例5-4―偶校驗任務(wù)\t112
實例5-5―算術(shù)邏輯函數(shù)\t114
5.7 習(xí)題\t115
第6章 Verilog HDL測試模塊\t117
6.1 測試模塊范例\t117
6.2 時鐘信號\t119
6.3 復(fù)位信號\t120
6.4 測試向量\t122
6.5 響應(yīng)監(jiān)控\t123
6.6 仿真中對信號的控制\t127
6.7 代碼覆蓋\t129
6.8 應(yīng)用實例\t130
實例6-1―組合邏輯的測試模塊\t130
實例6-2―時序邏輯的測試模塊\t132
實例6-3―除法器的測試模塊\t135
6.9 習(xí)題\t138
第7章 可綜合模型設(shè)計\t139
7.1 邏輯綜合過程\t139
7.2 延遲\t142
7.3 再談阻塞賦值與非阻塞賦值\t148
7.4 可綜合語法\t155
7.5 代碼風(fēng)格\t157
7.5.1 多重驅(qū)動問題\t157
7.5.2 敏感列表不完整\t158
7.5.3 分支情況不全\t158
7.5.4 組合和時序混合設(shè)計\t159
7.5.5 邏輯簡化\t160
7.5.6 流水線思想\t160
7.6 應(yīng)用實例\t164
實例7-1―SR鎖存器延遲模型\t164
實例7-2―超前進位加法器\t165
實例7-3―移位除法器模型\t169
7.7 習(xí)題\t174
第8章 有限狀態(tài)機設(shè)計\t175
8.1 有限狀態(tài)機簡介\t175
8.2 兩種紅綠燈電路的狀態(tài)機模型\t176
8.2.1 moore型紅綠燈\t176
8.2.2 mealy型紅綠燈\t181
8.3 深入理解狀態(tài)機\t183
8.3.1 一段式狀態(tài)機\t184
8.3.2 兩段式狀態(tài)機\t188
8.3.3 三段式狀態(tài)機\t190
8.3.4 狀態(tài)編碼的選擇\t198
8.4 應(yīng)用實例\t199
實例8-1―獨熱碼狀態(tài)機\t199
實例8-2―格雷碼狀態(tài)機\t203
實例8-3―序列檢測模塊\t207
8.5 習(xí)題\t211
第9章 常見功能電路的HDL模型\t212
9.1 鎖存器與觸發(fā)器\t212
9.2 編碼器與譯碼器\t220
9.3 寄存器\t223
9.4 計數(shù)器\t228
9.5 分頻器\t232
9.6 乘法器\t238
9.7 存儲單元\t246
9.8 習(xí)題\t250
第10章 完整的設(shè)計實例\t251
10.1 異步FIFO\t251
10.1.1 異步FIFO的介紹與整體結(jié)構(gòu)\t251
10.1.2 亞穩(wěn)態(tài)的處理\t253
10.1.3 空滿狀態(tài)的判斷\t254
10.1.4 子模塊設(shè)計\t257
10.1.5 整體仿真結(jié)果\t265
10.2 三角函數(shù)計算器\t268
10.2.1 設(shè)計要求的提出\t268
10.2.2 數(shù)據(jù)格式\t268
10.2.3 算法的選擇與原理結(jié)構(gòu)\t269
10.2.4 確定總體模塊\t272
10.2.5 內(nèi)部結(jié)構(gòu)的劃分\t272
10.2.6 分頻器模塊\t274
10.2.7 控制模塊\t274
10.2.8 迭代設(shè)計模塊\t279
10.2.9 功能仿真與時序仿真\t293
10.3 簡易CPU模型\t296
10.3.1 教學(xué)模型的要求\t296
10.3.2 指令格式的確定\t297
10.3.3 整體結(jié)構(gòu)劃分\t298
10.3.4 控制模塊設(shè)計\t299
10.3.5 其余子模塊設(shè)計\t304
10.3.6 功能仿真與時序仿真\t308
第11章 實驗\t312
實驗一 簡單組合邏輯電路設(shè)計(學(xué)生版)\t312
實驗一 輔導(dǎo)版\t314
實驗二 行為級模型設(shè)計(學(xué)生版)\t319
實驗二 輔導(dǎo)版\t321
實驗三 利用FPGA驗證設(shè)計功能(學(xué)生版)\t326
實驗三 輔導(dǎo)版\t327
實驗四 任務(wù)與函數(shù)的設(shè)計(學(xué)生版)\t332
實驗四 輔導(dǎo)版\t334
實驗五 流水線的使用(學(xué)生版)\t337
實驗五 輔導(dǎo)版\t339
實驗六 信號發(fā)生器設(shè)計(學(xué)生版)\t342
實驗六 輔導(dǎo)版\t344
實驗七 有限狀態(tài)機的設(shè)計(學(xué)生版)\t347
實驗七 輔導(dǎo)版\t348
第12章 課程設(shè)計\t356
選題一 出租車計費器\t356
選題二 智力搶答器\t362
選題三 點陣顯示\t369
選題四 自動售貨機\t373
選題五 籃球24秒計時\t379
選題六 乒乓球游戲電路\t384
選題七 CRC檢測\t398
選題八 堆棧設(shè)計\t404
選題九 數(shù)字鬧鐘\t410
選題十 漢明碼編譯碼器\t418
附錄A 課程測試樣卷\t424
附錄B 習(xí)題及樣卷答案\t429

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號