數(shù)字電路與邏輯設(shè)計(jì)

第1章 邏輯學(xué)基礎(chǔ)\t1
1．1　邏輯的抽象與表示　1
1．1．1　邏輯的抽象　1
1．1．2　邏輯的數(shù)字表示　3
1．1．3邏輯學(xué)研究方法　4
1．2　信息的邏輯表示　4
1．2．1　數(shù)值型數(shù)據(jù)的邏輯表示　5
1．2．2　非數(shù)值型數(shù)據(jù)的邏輯表示　21
1．3　邏輯代數(shù)　26
1．3．1　邏輯代數(shù)基礎(chǔ)　26
1．3．2邏輯運(yùn)算　27
1．3．3　邏輯函數(shù)的表示方法　32
1．3．4　邏輯代數(shù)的定理、規(guī)則及化簡(jiǎn)　36
1．4　邏輯函數(shù)的卡諾圖化簡(jiǎn)　42
1．4．1　最小項(xiàng)的定義與性質(zhì)　43
1．4．2　邏輯函數(shù)的簡(jiǎn)化表達(dá)式　44
1．4．3　卡諾圖構(gòu)成與函數(shù)表示　46
1．4．4　卡諾圖化簡(jiǎn)　48
1．4．5　帶無(wú)關(guān)項(xiàng)和約束項(xiàng)的卡諾圖化簡(jiǎn)　53
1．4．6　多變量的卡諾圖化簡(jiǎn)　56
習(xí)　題　57
第2章　電路的邏輯表示與邏輯門(mén)　60
2．1　電路的邏輯實(shí)現(xiàn)　60
2．1．1　電路的邏輯表示　60
2．1．2　電源電路設(shè)計(jì)　67
2．1．3　電路邏輯設(shè)計(jì)實(shí)例　68
2．2　半導(dǎo)體元件邏輯門(mén)　69
2．2．1　半導(dǎo)體元件的開(kāi)關(guān)特性　69
2．2．2　分立元件邏輯門(mén)　74
2．3　CMOS門(mén)電路　76
2．3．1　CMOS反相器　76
2．3．2　CMOS邏輯門(mén)電路　78
2．3．3　CMOS漏極開(kāi)路及三態(tài)門(mén)　80
2．3．4　CMOS傳輸門(mén)　82
2．4　TTL邏輯門(mén)　84
2．4．1　TTL反相器　84
2．4．2　TTL邏輯門(mén)　87
2．4．3　TTL集電極開(kāi)路門(mén)與三態(tài)門(mén)電路　90
習(xí)　題　92
第3章　組合邏輯電路　95
3．1　數(shù)字電路概念的提出及表示　95
3．1．1　數(shù)字電路與數(shù)字系統(tǒng)　95
3．1．2　數(shù)字電路分類　96
3．1．3組合邏輯電路表示　96
3．　2 組合邏輯電路分析　97
3．2．1　組合邏輯電路分析概念　97
3．2．2　組合邏輯電路功能分析方法　97
3．2．3　組合邏輯電路分析　99
3．3　組合邏輯電路設(shè)計(jì)　102
3．3．1　組合邏輯電路設(shè)計(jì)依據(jù)　102
3．3．2　組合邏輯電路的物理實(shí)現(xiàn)　103
3．3．3　組合邏輯電路的設(shè)計(jì)方法　104
3．3．4　組合邏輯電路設(shè)計(jì)實(shí)例　106
3．4　組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)　118
3．4．1　冒險(xiǎn)的分類和產(chǎn)生的原因　119
3．4．2　冒險(xiǎn)的判斷和消除方法　120
3．5　常用組合邏輯電路元件　122
3．5．1　組合邏輯電路設(shè)計(jì)需求要素分析　122
3．5．2　譯碼器　123
3．5．3　編碼器　134
3．5．4　數(shù)據(jù)選擇器　139
3．5．5　比較器　143
3．5．6　算術(shù)運(yùn)算電路　147
習(xí)　題　153
第4章　時(shí)序波形與觸發(fā)器　157
4．1　脈沖與脈沖電路設(shè)計(jì)　157
4．1．1　脈沖與工作頻率　157
4．1．2　脈沖發(fā)生電路設(shè)計(jì)　159
4．2　觸發(fā)器　161
4．2．1　RS觸發(fā)器　162
4．2．2　D觸發(fā)器　169
4．2．3　JK觸發(fā)器　173
4．2．4　T與T'觸發(fā)器　181
4．3　脈沖波形的產(chǎn)生與整形　181
4．3．1　單穩(wěn)態(tài)觸發(fā)器　182
4．3．2　施密特觸發(fā)器　188
4．3．3　多諧振蕩器　192
4．3．4　555定時(shí)器及應(yīng)用　196
習(xí)　題　201
第5章　時(shí)序邏輯電路　204
5．1　時(shí)序邏輯電路的定義及表示　204
5．1．1　時(shí)序邏輯電路的定義與組成　204
5．1．2　時(shí)序邏輯電路的表示方法　205
5．2　同步時(shí)序邏輯電路的分析與設(shè)計(jì)　209
5．2．1　同步時(shí)序邏輯電路的分析　209
5．2．2　同步時(shí)序邏輯電路的設(shè)計(jì)　219
5．3異步時(shí)序邏輯電路的分析與設(shè)計(jì)　232
5．3．1　異步時(shí)序邏輯電路分析　232
5．3．2　異步時(shí)序邏輯電路設(shè)計(jì)　236
5．4　常用時(shí)序邏輯元件　240
5．4．1　寄存器　240
5．4．3　順序脈沖發(fā)生器　250
習(xí)　題　251
第6章　半導(dǎo)體存儲(chǔ)器與大規(guī)模可編程邏輯器件　254
6．1　隨機(jī)存儲(chǔ)器　257
6．1．1　SRAM　257
6．1．2　DRAM　261
6．2　只讀存儲(chǔ)器　266
6．2．1　掩模只讀存儲(chǔ)器　266
6．2．2　可編程只讀存儲(chǔ)器（PROM）　268
6．2．3　可擦除的可編程只讀存儲(chǔ)器（EPROM）　269
6．2．4　可電擦可編程只讀存儲(chǔ)器E2PROM　270
6．3　存儲(chǔ)器容量擴(kuò)展　271
6．4　大規(guī)?？删幊踢壿嬈骷?74
6．4．1　可編程陣列邏輯PLD　277
6．4．2　通用可編程陣列邏輯器件　283
6．4．3　復(fù)雜的可編程邏輯器件　288
6．4．4　現(xiàn)場(chǎng)可編程門(mén)陣列器件　289
第7章　接口電路設(shè)計(jì)技術(shù)　292
7．1　接口芯片設(shè)計(jì)　292
7．1．1　外部接口電路的設(shè)計(jì)分析　292
7．1．2　接口芯片設(shè)計(jì)　293
7．2　D/A轉(zhuǎn)換器　295
7．2．1　D/A轉(zhuǎn)換器的基本原理　295
7．2．2　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器　296
7．2．3　倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器　297
7．2．4　權(quán)電流型D/A轉(zhuǎn)換器　302
7．3　A/D轉(zhuǎn)換器　303
7．3．1　A/D轉(zhuǎn)換的基本原理　304
7．3．2　并聯(lián)比較型A/D轉(zhuǎn)換器　307
7．3．3　逐次漸近型A/D轉(zhuǎn)換器　309
7．3．4　雙積分型A/D轉(zhuǎn)換器　311
7．3．5　集成模數(shù)轉(zhuǎn)換器(ADC0801)及其應(yīng)用　314
附錄A　74系列數(shù)字集成電路型號(hào)功能表　317
附錄B　CMOS系列數(shù)字集成電路型號(hào)功能表　321
參考文獻(xiàn)　323