SoC設(shè)計(jì)方法學(xué)

定　價(jià)：￥79.00

作　者：	田澤著
出版社：	西北工業(yè)大學(xué)出版社
叢編項(xiàng)：	工業(yè)和信息化部“十二五”規(guī)劃專著
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

ISBN：	9787561248263	出版時(shí)間：	2016-12-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	499	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《SoC設(shè)計(jì)方法學(xué)》在作者田澤多年從事SoC項(xiàng)目實(shí)踐的基礎(chǔ)上，從SoC項(xiàng)目過(guò)程管理、關(guān)鍵技術(shù)以及基于SoC應(yīng)用解決方案三方面體系性地論述了SoC設(shè)計(jì)方法學(xué)。首先從SoC設(shè)計(jì)流程及工具、SoC項(xiàng)目策劃及管理方面介紹了SoC設(shè)計(jì)過(guò)程管理等；在此基礎(chǔ)上，對(duì)SoC設(shè)計(jì)的需求開(kāi)發(fā)及芯片定義、體系結(jié)構(gòu)設(shè)計(jì)及優(yōu)化，代碼編寫及檢查、IP選擇及集成復(fù)用、片上互連技術(shù)、軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證、低功耗設(shè)計(jì)、可測(cè)性設(shè)計(jì)、物理設(shè)計(jì)、混合信號(hào)建模及仿真、封裝設(shè)計(jì)及測(cè)試與驗(yàn)證等SoC設(shè)計(jì)涉及的關(guān)鍵技術(shù)進(jìn)行了闡述；*后對(duì)基于SoC應(yīng)用解決方案進(jìn)行詳細(xì)論述。《SoC設(shè)計(jì)方法學(xué)》可供高等院校電子類本科高年級(jí)、研究生階段使用，也可供相關(guān)科研及工程技術(shù)人員以及從事SoC學(xué)習(xí)及科研工作人員閱讀參考。

作者簡(jiǎn)介

　　田澤，博士，研究員。中航工業(yè)首席技術(shù)專家，中航工業(yè)計(jì)算所副總工程師。“集成電路與微系統(tǒng)設(shè)計(jì)”航空科技重點(diǎn)實(shí)驗(yàn)室副主任。長(zhǎng)期從事SoC設(shè)計(jì)方法學(xué)、面向航空領(lǐng)域集成電路設(shè)計(jì)科研及管理工作。出版*作15本，發(fā)表學(xué)術(shù)論文100多篇，獲得授權(quán)發(fā)明專利47項(xiàng)，登記軟件*作權(quán)13項(xiàng)，登記集成電路布圖保護(hù)14項(xiàng)。研究成果獲國(guó)防科技進(jìn)步一等獎(jiǎng)三項(xiàng)、二等獎(jiǎng)兩項(xiàng)，獲中國(guó)航空學(xué)會(huì)科學(xué)技術(shù)一等獎(jiǎng)一項(xiàng)、二等獎(jiǎng)一項(xiàng)，獲中航工業(yè)科技進(jìn)步一等獎(jiǎng)四項(xiàng)、二等獎(jiǎng)三項(xiàng)，獲陜西國(guó)防科技進(jìn)步一等獎(jiǎng)二項(xiàng)、二等獎(jiǎng)一項(xiàng)，獲得西安市科技進(jìn)步一等獎(jiǎng)二項(xiàng)。獲得中航工業(yè)“探索發(fā)明”先進(jìn)個(gè)人、“發(fā)明之星”、“航空之星”等榮譽(yù)稱號(hào)。

圖書目錄

第1章 SoC設(shè)計(jì)方法學(xué)概述
1．1 集成電路設(shè)計(jì)方法學(xué)演變
1．2 SoC設(shè)計(jì)方法學(xué)研究?jī)?nèi)容
第2章 SoC設(shè)計(jì)流程及工具
2．1 SoC設(shè)計(jì)流程
2．2 EDA工具介紹
2．3 HKS1553BCRT SoC設(shè)計(jì)流程與EDA應(yīng)用實(shí)例
第3章 SoC設(shè)計(jì)策劃及管理
3．1 團(tuán)隊(duì)管理
3．2 項(xiàng)目策劃
3．3 項(xiàng)目進(jìn)度管理
3．4 需求管理
3．5 配置管理
3．6 質(zhì)量管理
第4章 SoC需求開(kāi)發(fā)及芯片定義
4．1 需求概述
4．2 需求工程
4．3 SoC需求開(kāi)發(fā)
4．4 芯片定義
4．5 HKS1553BCRT需求開(kāi)發(fā)及芯片定義示例
4．6 HKS664ES需求開(kāi)發(fā)及芯片定義示例
第5章 SoC體系結(jié)構(gòu)設(shè)計(jì)及優(yōu)化
5．1 SoC體系結(jié)構(gòu)及其設(shè)計(jì)技術(shù)
5．2 SoC體系結(jié)構(gòu)設(shè)計(jì)階段劃分
5．3 SoC體系結(jié)構(gòu)的設(shè)計(jì)流程
5．4 SoC體系結(jié)構(gòu)設(shè)計(jì)關(guān)鍵技術(shù)
5．5 SoC體系結(jié)構(gòu)設(shè)計(jì)空間探索
5．6 SoC體系結(jié)構(gòu)設(shè)計(jì)示例
5．7 小結(jié)
第6章代碼編寫及檢查
6．1 代碼書寫風(fēng)格
6．2 面向可綜合的HDL編碼風(fēng)格
6．3 HDL編碼指南
6．4 HDL代碼檢查
第7章 IP選擇及集成復(fù)用
7．1 IP核概述
7．2 IP核選擇
7．3 IP核設(shè)計(jì)
7．4 IP核交易與保護(hù)
7．5 基于IP核的SoC集成與復(fù)用技術(shù)
第8章 SoC片上互連技術(shù)
8．1 片上互連技術(shù)的發(fā)展
8．2 片上總線
8．3 片上網(wǎng)絡(luò)
8．4 片上互連的發(fā)展趨勢(shì)
第9章 SoC軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證
9．1 SoC軟件設(shè)計(jì)
9．2 SoC硬件原型設(shè)計(jì)
9．3 軟硬件協(xié)同驗(yàn)證
9．4 協(xié)同設(shè)計(jì)與驗(yàn)證示例
9．5 小結(jié)
第10章 SoC芯片的低功耗設(shè)計(jì)
10．1 概述
10．2 SoC功耗層次化分析
10．3 SoC功耗機(jī)理探索
10．4 SoC低功耗設(shè)計(jì)方法
lO．5 SoC功耗估計(jì)評(píng)價(jià)
10．6 實(shí)例
10．7 小結(jié)及展望
第11章 SoC芯片可測(cè)性設(shè)計(jì)
11．1 SoC的測(cè)試挑戰(zhàn)和趨勢(shì)
11．2 可測(cè)性設(shè)計(jì)基本概念
11．3 SoC可測(cè)性設(shè)計(jì)方法
11．4 SoC低功耗可測(cè)性設(shè)計(jì)方法
11．5 小結(jié)及展望
第12章 SoC芯片的物理設(shè)計(jì)
12．1 概述
12．2 SoC物理設(shè)計(jì)流程
12．3 典型物理設(shè)計(jì)EDA工具及流程
12．4 深亞微米物理設(shè)計(jì)面臨新問(wèn)題
12．5 SoC布圖設(shè)計(jì)
12．6 SoC時(shí)序約束與時(shí)序分析
12．7 SoC物理檢查與驗(yàn)證
12．8 實(shí)例
12．9 小結(jié)
第13章 SoC芯片混合信號(hào)建模及仿真
13．1 SoC混合信號(hào)建模方法
13．2 大規(guī)模數(shù)?；旌闲盘?hào)電路的仿真
13．3 小結(jié)
第14章 SoC芯片的封裝設(shè)計(jì)
14．1 管殼基本分類
14．2 封裝技術(shù)的發(fā)展
14．3 封裝工藝
14．4 SoC封裝設(shè)計(jì)
14．5 SoC封裝可靠性分析
14．6 封裝設(shè)計(jì)實(shí)例
14．7 小結(jié)
第15章 SoC芯片測(cè)試與驗(yàn)證
15．1 SoC芯片驗(yàn)證與測(cè)試規(guī)劃
15．2 SoC芯片驗(yàn)證與測(cè)試方法
15．3 AFDX網(wǎng)絡(luò)協(xié)議處理芯片驗(yàn)證與測(cè)試
15．4 SoC芯片測(cè)試面臨的挑戰(zhàn)
第16章 SoC芯片應(yīng)用解決方案
16．1 概述
16．2 芯片配套手冊(cè)
16．3 軟件開(kāi)發(fā)工具鏈
16．4 評(píng)估套件
16．5 基于HKSl553BCRT芯片的應(yīng)用解決方案
16．6 基于HKS664ES芯片的應(yīng)用解決方案
16．7 小結(jié)
索引
參考文獻(xiàn)