基于Quartus Prime的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（第3版）

第1章 FPGA設(shè)計基礎(chǔ)
1．1  數(shù)字集成電路的分類
1．2  標(biāo)準(zhǔn)邏輯器件
1．3  可編程邏輯器件
1．4  Quartus Prime簡介
1．5V  HDL程序簡介
第2章  Quartus Prime的使用
2．1  原理圖設(shè)計
2．2  文本編輯
2．3  混合編輯（自底向上）
2．4  混合編輯（自頂向下）
第3章  門電路設(shè)計范例
3．1  與非門電路
3．2  或非門電路
3．3  異或門電路
3．4  三態(tài)門電路
3．5  單向總線緩沖器
3．6  雙向總線緩沖器
第4章  組合邏輯電路設(shè)計范例
4．1  編碼器
4．2  譯碼器
4．3  數(shù)據(jù)選擇器
4．4  數(shù)據(jù)分配器
4．5  數(shù)值比較器
4．6  加法器
4．7  減法器
第5章  觸發(fā)器設(shè)計范例
5．1  RS觸發(fā)器
5．2  JK觸發(fā)器
5．3  D觸發(fā)器
5．4  T觸發(fā)器
第6章  時序邏輯電路設(shè)計范例
6．1  同步計數(shù)器
6．2  異步計數(shù)器
6．3  減法計數(shù)器
6．4 可逆計數(shù)器
6．5  可變模計數(shù)器
6．6  寄存器
6．7  鎖存器
6．8  移位寄存器
6．9  順序脈沖發(fā)生器
6．10  序列信號發(fā)生器
6．11  分頻器
第7章  存儲器設(shè)計范例
7．1  只讀存儲器（ROM）
7．2  隨機(jī)存儲器（RAM）
7．3  堆棧
7．4  FIFO
第8章  數(shù)字系統(tǒng)設(shè)計范例
8．1  跑馬燈設(shè)計
8．2  8位數(shù)碼掃描顯示電路設(shè)計
8．3  4×4鍵盤掃描電路設(shè)計
8．4  數(shù)字頻率計
8．5  乒乓球游戲機(jī)
8．6  交通控制器
8．7  數(shù)字鐘
8．8  自動售貨機(jī)
8．9  出租車計費(fèi)器
8．10  電梯控制器
第9章  可參數(shù)化宏模塊及IP核的使用
9．1  ROM、RAM、FIFO的使用
9．2  乘法器、鎖相環(huán)的使用
9．3 正弦信號發(fā)生器的設(shè)計
9．4  NCO IP核的使用
第10章  深入使用Quartus Ⅱ開發(fā)軟件
10．1  使用ModelSim波形編輯器對VHDL設(shè)計進(jìn)行仿真
10．2  TimeQuest時序分析儀的用法
10．3  SignalTap Ⅱ嵌入式邏輯分析儀的使用
10．4  VHDL硬件設(shè)計調(diào)試
10．5  在VHDL設(shè)計中使用庫模塊
第11章  基于FPGA的射頻熱療系統(tǒng)
11．1  腫瘤熱療的生物學(xué)與物理技術(shù)概論
11．2  溫度場特性的仿真
11．3  射頻熱療系統(tǒng)設(shè)計
11．4  系統(tǒng)硬件電路設(shè)計
11．5  軟件實現(xiàn)
11．6  溫度場測量與控制的實驗
11．7  結(jié)論
第12章  基于FPGA的直流電動機(jī)伺服系統(tǒng)
12．1  電動機(jī)控制發(fā)展情況
12．2  系統(tǒng)控制原理
12．3  算法設(shè)計
12．4  系統(tǒng)硬件設(shè)計原理
12．5  系統(tǒng)軟件設(shè)計原理
12．6  系統(tǒng)調(diào)試及結(jié)果分析
12．7  結(jié)論