集成電路靜態(tài)時(shí)序分析與建模

目　　錄前　言第1章　引論 11.1　集成電路發(fā)展史簡介 11.2　國內(nèi)集成電路的發(fā)展現(xiàn)狀 21.3　國際集成電路的發(fā)展態(tài)勢 41.4　靜態(tài)時(shí)序分析技術(shù) 41.4.1　靜態(tài)時(shí)序分析簡介 41.4.2　靜態(tài)時(shí)序分析背景 41.4.3　靜態(tài)時(shí)序分析的優(yōu)缺點(diǎn) 51.5　主流靜態(tài)時(shí)序分析與建模工具介紹 6第2章　靜態(tài)時(shí)序分析的基礎(chǔ)知識(shí) 92.1　邏輯門單元 92.2　門單元的時(shí)序計(jì)算參數(shù) 102.3　時(shí)序單元相關(guān)約束 122.4　時(shí)序路徑 142.5　時(shí)鐘特性 172.6　時(shí)序弧 192.7　PVT環(huán)境 242.8　時(shí)序計(jì)算單位 28第3章　單元庫時(shí)序模型 293.1　基本時(shí)序模型簡介 293.2　Synopsys工藝庫模型 333.3　延時(shí)計(jì)算模型 383.4　互連線計(jì)算模型 453.4.1　互連線計(jì)算模型 453.4.2　線負(fù)載時(shí)序模型 473.5　引腳電容值的計(jì)算 493.6　功耗模型的計(jì)算 503.7　時(shí)序信息建?；痉椒? 51第4章　時(shí)序信息庫文件 544.1　非線性延時(shí)模型 544.1.1　庫組 544.1.2　因子 574.1.3　輸入電壓組 594.1.4　輸出電壓組 594.1.5　功耗查找表模板組 594.1.6　操作條件組 604.1.7　線負(fù)載組 604.1.8　延時(shí)查找表模板組 614.1.9　單元組 624.1.10　引腳組 644.1.11　觸發(fā)器組 674.1.12　邏輯狀態(tài)表組 684.1.13　電源引腳組 694.1.14　延時(shí)組 694.1.15　單元上拉延時(shí)組 704.1.16　單元下拉延時(shí)組 714.1.17　上拉轉(zhuǎn)換組 714.1.18　下拉轉(zhuǎn)換組 724.1.19　上拉約束組 724.1.20　下拉約束組 734.1.21　內(nèi)部功耗組 734.1.22　啞閾漏流功耗組 744.2　復(fù)合電流源延時(shí)模型 754.2.1　輸出電流查找表模板組 754.2.2　輸出上拉電流組 754.2.3　輸出下拉電流組 764.2.4　向量組 764.2.5　接收電容組 77第5章　靜態(tài)時(shí)序分析的基本方法 795.1　時(shí)序圖 795.2　時(shí)序分析策略 805.3　時(shí)序路徑延時(shí)計(jì)算方法 815.4　時(shí)序路徑的分析方法 835.5　時(shí)序路徑分析模式 885.5.1　單一分析模式 905.5.2　最好-最壞分析模式 915.5.3　芯片變化相關(guān)分析模式 945.6　時(shí)序減免 965.7　其他芯片變化相關(guān)分析模式 985.8　時(shí)鐘路徑悲觀移除 1035.9　時(shí)序優(yōu)化 105第6章　時(shí)序約束 1076.1　時(shí)鐘約束 1076.1.1　創(chuàng)建時(shí)鐘 1076.1.2　生成時(shí)鐘 1116.1.3　虛擬時(shí)鐘 1146.1.4　最小時(shí)鐘脈寬 1166.2　I/O延時(shí)約束 1176.3　I/O環(huán)境建模約束 1196.4　時(shí)序例外 1216.5　恒定狀態(tài)約束 1256.6　屏蔽時(shí)序弧 1266.7　時(shí)序設(shè)計(jì)規(guī)則約束 127第7章　串?dāng)_噪聲 1297.1　噪聲的定義 1297.2　噪聲的來源 1307.3　噪聲惡化的原因 1337.4　噪聲的體現(xiàn)形式 1347.5　噪聲相互作用形式 1357.6　NLDM噪聲模型的計(jì)算 1367.7　噪聲延時(shí)計(jì)算方法 1417.8　時(shí)間窗口 1437.9　優(yōu)化噪聲的物理方法 1457.10　CCS噪聲模型 148第8章　單元時(shí)序建模實(shí)戰(zhàn) 1538.1　時(shí)序信息提取實(shí)現(xiàn) 1538.1.1　時(shí)序信息特征化實(shí)現(xiàn)流程 1538.1.2　時(shí)序信息特征化數(shù)據(jù)準(zhǔn)備 1548.1.3　標(biāo)準(zhǔn)單元時(shí)序信息提取 1588.2　SiliconSmart工具的使用流程簡介 1628.3　時(shí)序信息提取內(nèi)容 163第9章　靜態(tài)時(shí)序分析實(shí)戰(zhàn)（ETS篇） 1709.1　靜態(tài)時(shí)序分析的基本流程 1709.2　建立靜態(tài)時(shí)序分析的工作環(huán)境 1719.3　靜態(tài)時(shí)序分析實(shí)現(xiàn) 1749.3.1　建立時(shí)間分析 1749.3.2　保持時(shí)間分析 1929.3.3　時(shí)序設(shè)計(jì)規(guī)則分析 2019.3.4　時(shí)序違反修復(fù) 204第10章　Tcl腳本編程 20710.1　Tcl語法 20710.1.1　命令格式 20710.1.2　替換 20910.1.3　雙引號(hào)和花括號(hào) 21110.1.4　注釋 21110.2　數(shù)據(jù)結(jié)構(gòu) 21210.2.1　簡單變量 21210.2.2　數(shù)組 21210.3　表達(dá)式 21210.3.1　操作數(shù) 21310.3.2　運(yùn)算符和優(yōu)先級(jí) 21310.3.3　數(shù)學(xué)函數(shù) 21410.3.4　列表集合 21510.4　控制流 21910.4.1　if命令 21910.4.2　循環(huán)命令 22010.5　eval命令 22310.6　source命令 22310.7　過程 22310.7.1　過程定義和返回值 22410.7.2　局部變量和全局變量 22410.7.3　默認(rèn)參數(shù)和可變個(gè)數(shù)參數(shù) 22510.8　引用 22610.9　字符串操作 22810.10　文件訪問 23410.10.1　文件名 23410.10.2　基本文件輸入/輸出命令 234第11章　Tcl腳本編程應(yīng)用實(shí)例（PT篇） 23711.1　get_failing_paths_high_slew 23711.2　get_interclock_skew 24111.3　report_unclocked 24411.4　get_buffers 24811.5　get_ports_edge_sense 25511.6　report_clock_endpoint_skew 26011.7　report_violations 26411.8　eco_fix_violations 271附錄 290參考文獻(xiàn)313