可執(zhí)行ASIP設(shè)計(jì)規(guī)約

定　價(jià)：￥28.00

作　者：	朱勇編
出版社：	華中科技大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	電子與通信通信

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787560995281	出版時(shí)間：	2014-02-01	包裝：
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	168	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　朱勇，華中科技大學(xué)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)專(zhuān)業(yè)博士，博導(dǎo)。武漢紡織大學(xué)計(jì)算機(jī)科學(xué)學(xué)院院長(zhǎng)，教授。湖北省有突出貢獻(xiàn)的中青年專(zhuān)家，教育部高等學(xué)校教學(xué)指導(dǎo)委員會(huì)委員會(huì)專(zhuān)家工作組成員，湖北省高校計(jì)算機(jī)教育專(zhuān)業(yè)委員會(huì)常務(wù)理事，湖北省微機(jī)學(xué)會(huì)副主任委員，中國(guó)計(jì)算機(jī)學(xué)會(huì)高級(jí)會(huì)員，中國(guó)電子學(xué)會(huì)高級(jí)會(huì)員。

作者簡(jiǎn)介

圖書(shū)目錄

第1章引言(1)
1.1嵌入式系統(tǒng)與片上系統(tǒng)(1)
1.1.1嵌入式系統(tǒng)(1)
1.1.2IP核設(shè)計(jì)與復(fù)用(3)
1.1.3軟硬件協(xié)同設(shè)計(jì)(4)
1.2專(zhuān)用指令集處理器(6)
1.2.1ASIP特性(6)
1.2.2研究狀況(7)
1.3設(shè)計(jì)方法學(xué)(9)
1.3.1體系結(jié)構(gòu)描述語(yǔ)言(9)
1.3.2描述綜合設(shè)計(jì)方法學(xué)(11)
1.3.3可執(zhí)行設(shè)計(jì)規(guī)約(12)
第2章系統(tǒng)開(kāi)發(fā)(14)
2.1基本概念(14)
2.1.1分析(14)
2.1.2設(shè)計(jì)(17)
2.1.3生命周期(20)
2.1.4測(cè)試(21)
2.2系統(tǒng)分析(22)
2.2.1需求分析(22)
2.2.2結(jié)構(gòu)對(duì)象分析(23)
2.2.3行為對(duì)象分析(25)
2.3系統(tǒng)設(shè)計(jì)(27)
2.3.1架構(gòu)設(shè)計(jì)(27)
2.3.2機(jī)制設(shè)計(jì)(28)
2.3.3詳細(xì)設(shè)計(jì)(29)
第3章設(shè)計(jì)方法學(xué)(31)
3.1設(shè)計(jì)方法學(xué)概述(31)
3.1.1慣例設(shè)計(jì)方法學(xué)(31)
3.1.2系統(tǒng)級(jí)設(shè)計(jì)方法學(xué)(33)
3.1.3MDA設(shè)計(jì)方法學(xué)(35)
3.2系統(tǒng)描述(36)
3.2.1設(shè)計(jì)表示(36)
3.2.2UML視圖(37)
3.2.3Y?chart模型(38)
3.2.4抽象級(jí)別(40)
3.3設(shè)計(jì)綜合(41)
3.3.1“描述?綜合”方法學(xué)(41)
3.3.2系統(tǒng)綜合(42)
3.3.3ASIP綜合(44)
3.3.4邏輯與時(shí)序綜合(45)
第4章模型與體系結(jié)構(gòu)(48)
4.1典型模型(48)
4.1.1模型類(lèi)型(48)
4.1.2面向狀態(tài)的模型(49)
4.1.3面向活動(dòng)的模型(51)
4.1.4面向結(jié)構(gòu)的模型(52)
4.1.5面向數(shù)據(jù)的模型(53)
4.1.6異構(gòu)模型(54)
4.2體系結(jié)構(gòu)(57)
4.2.1體系結(jié)構(gòu)分類(lèi)(57)
4.2.2通用處理器(57)
4.2.3并行處理器(60)
4.2.4專(zhuān)用體系結(jié)構(gòu)(61)
4.3微結(jié)構(gòu)(62)
4.3.1概念(62)
4.3.2實(shí)例(64)
第5章體系結(jié)構(gòu)描述語(yǔ)言(67)
5.1UML建模語(yǔ)言(67)
5.1.1UML基礎(chǔ)(67)
5.1.2嵌入式領(lǐng)域UML描述(69)
5.2Spec描述語(yǔ)言(71)
5.2.1SpecCharts語(yǔ)言(71)
5.2.2SpecC語(yǔ)言(74)
5.3LISA指令描述語(yǔ)言(76)
5.3.1LISA(76)
5.3.2LPDP(78)
5.4HDL硬件描述語(yǔ)言(82)
5.4.1VHDL(82)
5.4.2Verilog(83)
5.4.3UML至HDL的映射(85)
第6章ASIP系統(tǒng)規(guī)約(88)
6.1開(kāi)發(fā)模式(88)
6.1.1模型規(guī)約(88)
6.1.2可執(zhí)行模型(89)
6.1.3開(kāi)發(fā)流程(91)
6.2建模模式(92)
6.2.1對(duì)象模型(92)
6.2.2行為模式(93)
6.2.3調(diào)試與測(cè)試(96)
6.3框架設(shè)計(jì)(97)
6.3.1概述(97)
6.3.2實(shí)時(shí)框架(100)
6.3.3可執(zhí)行框架(102)
6.3.4設(shè)計(jì)原理與度量(104)
第7章ASIP ADL描述(108)
7.1ASIP模型(108)
7.1.1LISA ADL描述(108)
7.1.2Expression ADL描述(111)
7.1.3模型抽象(116)
7.2TTA(117)
7.2.1OTA與TTA(117)
7.2.2指令集行為(118)
7.2.3ADF規(guī)約(119)
7.3流水線微結(jié)構(gòu)(123)
7.3.1流水線狀態(tài)機(jī)(123)
7.3.2Petri網(wǎng)模型(124)
7.3.3PNML描述(126)
第8章ASIP綜合實(shí)現(xiàn)(129)
8.1ADL綜合(129)
8.1.1綜合驅(qū)動(dòng)探索(129)
8.1.2ISA綜合(131)
8.1.3結(jié)構(gòu)綜合(134)
8.2軟件框架(138)
8.2.1MVC架構(gòu)(138)
8.2.2ThinkPHP框架(140)
8.2.3應(yīng)用軟件編程(142)
8.3集成環(huán)境(145)
8.3.1環(huán)境形態(tài)(145)
8.3.2時(shí)空設(shè)計(jì)模式(147)
8.3.3IDE組成(148)
第9章結(jié)束語(yǔ)(150)
9.1結(jié)果(150)
9.2結(jié)論(153)
9.3前瞻(157)
參考文獻(xiàn)(158)