EDA技術(shù)實(shí)踐教程

定　價(jià)：￥28.00

作　者：	趙艷華著
出版社：	中國電力出版社
叢編項(xiàng)：
標(biāo)　簽：	電子與通信基本電子電路

購買這本書可以去

ISBN：	9787512352001	出版時(shí)間：	2014-02-01	包裝：	平裝
開本：	16開	頁數(shù)：	160	字?jǐn)?shù)：

內(nèi)容簡介

　　本書根據(jù)電子設(shè)計(jì)自動(dòng)化（EDA）實(shí)踐教學(xué)的特點(diǎn)，分基礎(chǔ)知識篇和實(shí)驗(yàn)與課程設(shè)計(jì)篇，由淺入深的講解了EDA軟件Quartus II的開發(fā)流程，并結(jié)合課程進(jìn)度和實(shí)踐環(huán)節(jié)的需要，編寫了實(shí)驗(yàn)項(xiàng)目。書中第1章和第2章介紹了Quartus II 6.0的開發(fā)流程和使用技巧，可供初學(xué)者進(jìn)行基礎(chǔ)操作和入門學(xué)習(xí)。第3章簡明扼要的列出了VHDL硬件描述語言和Verilog HDL語言的語法要素和語法格式，供實(shí)驗(yàn)者速查參考。第4章和第5章介紹了兩種常見的EDA實(shí)驗(yàn)系統(tǒng)的構(gòu)成和使用方法。第6章是基礎(chǔ)實(shí)驗(yàn)部分，根據(jù)課程進(jìn)度，可選擇開展其中的部分實(shí)驗(yàn)。第7章是綜合實(shí)驗(yàn)項(xiàng)目，可作為課程設(shè)計(jì)和實(shí)習(xí)實(shí)踐環(huán)節(jié)的選題進(jìn)行設(shè)計(jì)。本書采用雙色印刷，版面活潑、明晰，易為學(xué)生接受。編寫融通用性、專業(yè)性、知識性、趣味性于一體，為EDA實(shí)驗(yàn)課程的理想教材。

作者簡介

　　作者為青島農(nóng)業(yè)大學(xué)老師，長期從事一線教學(xué)實(shí)踐工作，工作經(jīng)驗(yàn)豐富，并撰寫多本教材著作，寫作經(jīng)驗(yàn)豐富。本書自上市以來，不斷重印，銷量良好。

圖書目錄

前言
基礎(chǔ)知識篇
第1章 QuartusⅡ6．0軟件操作指南
1．1 QuartusⅡ6．O簡介
1．2
設(shè)計(jì)流程操作指南
1．2．1 建立新工程
1．2．2 設(shè)計(jì)輸入
1．2．3 分析與綜合
1．2．4 適配
1．2．5
全程編譯
1．2．6 時(shí)序仿真
1．2．7 電路觀察器
1．2．8 打開原有工程
1．2．9 引腳分配與下載
1．3
Project Navigator與工程管理

前言
基礎(chǔ)知識篇
第1章 QuartusⅡ6．0軟件操作指南
1．1 QuartusⅡ6．O簡介
1．2
設(shè)計(jì)流程操作指南
1．2．1 建立新工程
1．2．2 設(shè)計(jì)輸入
1．2．3 分析與綜合
1．2．4 適配
1．2．5
全程編譯
1．2．6 時(shí)序仿真
1．2．7 電路觀察器
1．2．8 打開原有工程
1．2．9 引腳分配與下載
1．3
Project Navigator與工程管理
1．3．1 【ierarchy】標(biāo)簽頁
1．3．2 【Files】標(biāo)簽頁
1．3．3
工程文件管理
第2章 QuartusⅡ應(yīng)用技巧
2．1 原理圖編輯器
2．1．1 原理圖編輯工具欄
2．1．2
添加原理圖符號
2．1．3 導(dǎo)線繪制與命名
2．2 波形文件編輯器
2．2．1 波形編輯界面
2．2．2
波形編輯工具欄
2．2．3 仿真設(shè)置
2．3 用原理圖輸入法進(jìn)行設(shè)計(jì)
2．4 資源分配編輯器
2．4．1
用戶界面和主要功能
2．4．2 【Pin Planner】
2．5 工程設(shè)置
2．6 嵌入式邏輯分析儀的應(yīng)用
2．6．1
SignalTap Ⅱ文件的建立
2．6．2 邏輯分析儀的使用操作
2．7 切換界面模式
第3章實(shí)用語法速查
3．1
VHDL語法要素速查
3．1．1 VHDL標(biāo)識符命名規(guī)則
3．1．2 VHDL數(shù)值表達(dá)方式
3．1．3 VHDL操作符
3．2
VHDL語句格式速查
3．3 Verilog HDL語法要素
3．3．1 Verilog HDL標(biāo)識符
3．3．2 Verilog
HDL注釋
3．3．3 Verilog的四種邏輯值
3．3．4 Verilog HDL數(shù)據(jù)類型
3．3．5 運(yùn)算符
3．4
Verilog HDL語句格式速查
3．4．1 設(shè)計(jì)單元：模塊
3．4．2 聲明
3．4．3 模塊并行執(zhí)行語句格式
3．4．4
順序執(zhí)行語句
第4章 GW48教學(xué)實(shí)驗(yàn)系統(tǒng)說明
4．1 GW48系列教學(xué)實(shí)驗(yàn)系統(tǒng)原理與使用介紹
4．1．1
GW48系統(tǒng)使用注意事項(xiàng)
4．1．2 系統(tǒng)構(gòu)成與使用方法
4．2 實(shí)驗(yàn)電路結(jié)構(gòu)圖
4．2．1 實(shí)驗(yàn)電路信號資源符號圖說明
4．2．2
各實(shí)驗(yàn)電路結(jié)構(gòu)圖特點(diǎn)
4．3 GW48-PK系統(tǒng)結(jié)構(gòu)圖信號名與芯片引腳對照表
第5章
C-EDA實(shí)驗(yàn)開發(fā)系統(tǒng)簡介
實(shí)驗(yàn)與課程設(shè)計(jì)篇
第6章基礎(chǔ)實(shí)驗(yàn)
6．1 實(shí)驗(yàn)操作注意事項(xiàng)
6．2 實(shí)驗(yàn)總結(jié)與實(shí)驗(yàn)報(bào)告要求
6．3
基礎(chǔ)實(shí)驗(yàn)項(xiàng)目
實(shí)驗(yàn)1 儀器的熟悉及簡單組合電路的設(shè)計(jì)
實(shí)驗(yàn)2 4位硬件加法器VHDL設(shè)計(jì)
實(shí)驗(yàn)3 觸發(fā)器的設(shè)計(jì)
實(shí)驗(yàn)4
含異步清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器
實(shí)驗(yàn)5 7段數(shù)碼顯示譯碼器設(shè)計(jì)
實(shí)驗(yàn)6 組合邏輯電路設(shè)計(jì)
實(shí)驗(yàn)7 三人裁判表決器設(shè)計(jì)
實(shí)驗(yàn)8
掃描顯示電路的驅(qū)動(dòng)
實(shí)驗(yàn)9 用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測器的設(shè)計(jì)
實(shí)驗(yàn)10 用狀態(tài)機(jī)對ADC20809的采樣控制電路實(shí)現(xiàn)
實(shí)驗(yàn)11
組合電路設(shè)計(jì)
實(shí)驗(yàn)12 VGA顯示接口設(shè)計(jì)實(shí)驗(yàn)
實(shí)驗(yàn)13 二進(jìn)制碼轉(zhuǎn)換成BCD碼
第7章課程設(shè)計(jì)
7．1 概述
7．2
課程設(shè)計(jì)內(nèi)容
設(shè)計(jì)1 數(shù)字式競賽搶答器
設(shè)計(jì)2 數(shù)字鐘
設(shè)計(jì)3 數(shù)字頻率計(jì)
設(shè)計(jì)4 拔河游戲機(jī)
設(shè)計(jì)5
乒乓球比賽游戲機(jī)
設(shè)計(jì)6 交通信號燈控制器
設(shè)計(jì)7 電子密碼鎖
設(shè)計(jì)8 彩燈控制器
設(shè)計(jì)9 脈沖按鍵電話顯示器
設(shè)計(jì)10
簡易電子琴
設(shè)計(jì)11 出租車自動(dòng)計(jì)費(fèi)器
設(shè)計(jì)12 洗衣機(jī)控制器
設(shè)計(jì)13 秒表設(shè)計(jì)
設(shè)計(jì)14 簡易函數(shù)信號發(fā)生器設(shè)計(jì)
設(shè)計(jì)15
采用流水線技術(shù)設(shè)計(jì)高速數(shù)字相關(guān)器
設(shè)計(jì)16 循環(huán)冗余校驗(yàn)(CRC)模塊設(shè)計(jì)
設(shè)計(jì)17 FPGA步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)控制設(shè)計(jì)
設(shè)計(jì)18
直流電機(jī)的PWM控制
設(shè)計(jì)19 測相儀設(shè)計(jì)