Altera系列FPGA芯片IP核詳解

定　價(jià)：￥79.00

作　者：	劉東華著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	FPGA應(yīng)用技術(shù)叢書
標(biāo)　簽：	計(jì)算機(jī)與互聯(lián)網(wǎng) 硬件與維護(hù)

購(gòu)買這本書可以去

ISBN：	9787121218767	出版時(shí)間：	2014-01-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	632	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　Altera IP核是面向Altera可編程邏輯門陣列（FPGA）芯片優(yōu)化的、實(shí)現(xiàn)電子設(shè)計(jì)中常用功能的封裝模塊。本書以Altera公司的Arria、HardCopy、Cyclone和Stratix系列FPGA芯片為基礎(chǔ)，詳細(xì)介紹各類IP核的特點(diǎn)、接口信號(hào)以及功能描述，并對(duì)部分IP核的信號(hào)時(shí)序進(jìn)行分析?！禙PGA應(yīng)用技術(shù)叢書：Altera系列FPGA芯片IP核詳解》共分9章，首先介紹在Quartus II軟件中生成和使用Altera IP核方法，然后按照IP核的功能分類詳細(xì)介紹用于數(shù)學(xué)運(yùn)算、數(shù)據(jù)存儲(chǔ)、數(shù)字信號(hào)處理（DSP）、通信和網(wǎng)絡(luò)、圖像處理、輸入/輸出、通信接口以及FPGA調(diào)試驗(yàn)證的Altera IP核。

作者簡(jiǎn)介

　　劉東華，男，內(nèi)蒙古人，博士，副教授，2002年畢業(yè)于國(guó)防科技大學(xué)，獲信息與通信工程專業(yè)博士學(xué)位，2004年入中國(guó)科學(xué)院計(jì)算技術(shù)研究所計(jì)算機(jī)科學(xué)與技術(shù)博士后流動(dòng)站，2006年出站。曾參與完成科研項(xiàng)目十余項(xiàng)，發(fā)表相關(guān)學(xué)術(shù)論文二十余篇，主講本科生課程《信息論與編碼》、研究生課程《糾錯(cuò)編碼》和博士生選修課《高級(jí)編碼技術(shù)研討》，主要研究方向?yàn)樾畔⒄撆c信道編碼。

圖書目錄

第1章 Altera IP核的生成和使用
1.1 概述
1.2 MegaWizard插件管理器
1.3 SOPC構(gòu)造器
1.4 基于Quartus II軟件的IP核操作
1.4.1 創(chuàng)建工程
1.4.2 定制和向Quartus II工程中添加IP核
1.4.3 IP核的引用
第2章數(shù)學(xué)運(yùn)算IP核
2.1 LPM類整數(shù)運(yùn)算IP核
2.1.1 LPM_ADD_SUB
2.1.2 LPM_COMPARE
2.1.3 LPM_COUNTER
2.1.4 LPM_DIVIDE
2.1.5 LPM_MULT
2.1.6 LPM_ABS
2.2 ALT類整數(shù)運(yùn)算IP核
2.2.1 ALTACCUMULATE
2.2.2 ALTECC
2.2.3 ALTERA_MULT_ADD
2.2.4 ALTMEMMULT
2.2.5 ALTMULT_COMPLEX
2.2.6 ALTSQRT
2.2.7 PARALLEL_ADD
2.3 浮點(diǎn)數(shù)運(yùn)算IP核
2.3.1 概述
2.3.2 ALTFP_ADD_SUB
2.3.3 ALTFP_DIV
2.3.4 ALTFP_MULT
2.3.5 ALTFP_SQRT
2.3.6 ALTFP_EXP
2.3.7 ALTFP_INV
2.3.8 ALTFP_INV_SQRT
2.3.9 ALTFP_LOG
2.3.10 ALTFP_ABS
2.3.11 ALTFP_COMPARE
2.3.12 ALTFP_CONVERT
2.3.13 ALTFP_MATRIX_INV
2.3.14 ALTFP_MATRIX_MULT
2.4 邏輯運(yùn)算IP核
2.4.1 與、或、非和異或
2.4.2 LPM_CONSTANT
2.4.3 LPM_BUSTRI
2.4.4 LPM_MUX
2.4.5 LPM_ DECODE
2.4.6 LPM_CLSHIFT
第3章存儲(chǔ)器IP核
3.1 LPM類存儲(chǔ)器IP核
3.1.1 LPM_SHIFTREG
3.1.2 LPM_FF
3.1.3 LPM_LATCH
3.2 ROM和RAM IP核
3.2.1 ROM和RAM
3.2.2 RAM初始化器
3.2.3 基于RAM的移位寄存器
3.3 FIFO
3.3.1 FIFO
3.3.2 FIFO分割器
3.4 Flash存儲(chǔ)器IP核
第4章數(shù)字信號(hào)處理IP核
4.1 FIR編譯器
4.2 CIC
4.3 NCO
4.4 FFT
第5章數(shù)字通信IP核
5.1 RS碼編譯器
5.2 Viterbi編譯器
5.3 CRC編譯器
5.4 8B/10B編譯碼器
5.5 POS-PHY Level 4
第6章視頻和圖像處理IP核
6.1 接口
6.2 濾波器
6.2.1 2D FIR濾波器
6.2.2 2D中值濾波器
6.3 混合器
6.4 Avalon-ST視頻監(jiān)視器
6.5 色度重采樣器
6.6 裁剪器
6.7 時(shí)鐘驅(qū)動(dòng)的視頻輸入和輸出
6.7.1 時(shí)鐘驅(qū)動(dòng)的視頻輸入
6.7.2 時(shí)鐘驅(qū)動(dòng)的視頻輸出
6.8 顏色面板序列器
6.9 顏色空間轉(zhuǎn)換器
6.10 控制同步器
6.11 幀讀取器
6.12 幀緩存器
6.13 校正器
6.14 隔行掃描器
6.15 去隔行掃描器
6.15.1 去隔行掃描器
6.15.2 去隔行掃描器II
6.16 縮放器
6.16.1 縮放器
6.16.2 縮放器II
6.17 切換器
6.18 測(cè)試模板生成器
6.19 跟蹤系統(tǒng)
第7章輸入/輸出IP核
7.1 時(shí)鐘控制塊IP核
7.2 鎖相環(huán)（PLL）IP核
7.3 LVDS收發(fā)器IP核
7.4 雙數(shù)據(jù)速率I/O IP核
7.5 ALTDLL和ALTDQ_DQS IP核
7.6 I/O緩存IP核
第8章接口IP核
8.1 ASI
8.2 10/100/1 000 Mbps以太網(wǎng)IP核
8.3 DDR和DDR2 SDRAM控制器
8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核
8.5 PCI編譯器
8.6 PCI Express編譯器
8.7 RapidIO IP核
8.8 SDI IP核
第9章 FPGA調(diào)試IP核
9.1 SignalTap II邏輯分析儀
9.2 系統(tǒng)內(nèi)的源和探測(cè)器（ISSP）
9.3 虛擬JTAG
9.4 串行Flash加載器
9.5 并行Flash加載器
參考文獻(xiàn)