計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)的發(fā)展簡(jiǎn)史
1.1.1 第一代計(jì)算機(jī)——電子管電子計(jì)算機(jī)
1.1.2 第二代計(jì)算機(jī)一一一晶體管電子計(jì)算機(jī)
1.1.3 第三代計(jì)算機(jī)——集成電路計(jì)算機(jī)
1.1.4 第四代計(jì)算機(jī)——超大規(guī)模集成電路計(jì)算機(jī)
1.1.5 第五代計(jì)算機(jī)——普適計(jì)算機(jī)
1.2 計(jì)算機(jī)的分類
1.3 計(jì)算機(jī)系統(tǒng)簡(jiǎn)介
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.2 軟件與硬件的等價(jià)性原理
1.3.3 計(jì)算機(jī)體系結(jié)構(gòu)和計(jì)算機(jī)組成
1.4 計(jì)算機(jī)的基本組成
1.4.1 馮·諾伊曼體系和哈佛體系計(jì)算機(jī)
1.4.2 計(jì)算機(jī)的硬件框圖
1.5 計(jì)算機(jī)性能的評(píng)價(jià)
1.5.1 性能評(píng)價(jià)的時(shí)間因素
1.5.2 性能評(píng)價(jià)程序的選擇
1.6 計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的準(zhǔn)則
1.7 本書(shū)結(jié)構(gòu)
習(xí)題

第2章 運(yùn)算基礎(chǔ)
2.1 數(shù)制和數(shù)制轉(zhuǎn)換
2.1.1 數(shù)制
2.1.2 數(shù)制轉(zhuǎn)換
2.2 數(shù)據(jù)的編碼和表示
2.2.1 無(wú)符號(hào)數(shù)
2.2.2 有符號(hào)數(shù)
2.2.3 浮點(diǎn)數(shù)表示
2.2.4 二進(jìn)制信息編碼
2.3 定點(diǎn)數(shù)的運(yùn)算
2.3.1 移位運(yùn)算
2.3.2 加減法運(yùn)算
2.3.3 乘法運(yùn)算
2.3.4 除法運(yùn)算
2.4 浮點(diǎn)數(shù)的運(yùn)算
2.4.1 浮點(diǎn)數(shù)的加減法運(yùn)算
2.4.2 浮點(diǎn)數(shù)的乘除法運(yùn)算
2.4.3 保證位
2.5 檢錯(cuò)碼和糾錯(cuò)碼
2.5.1 檢錯(cuò)和糾錯(cuò)的理論基礎(chǔ)
2.5.2 奇偶校驗(yàn)
2.5.3 CRC校驗(yàn)
2.5.4 海明碼
小結(jié)
習(xí)題

第3章 數(shù)字電路和邏輯電路基礎(chǔ)
3.1 布爾代數(shù)
3.2 邏輯函數(shù)的化簡(jiǎn)
3.2.1 代數(shù)化簡(jiǎn)法
3.2.2 卡諾圖化簡(jiǎn)法
3.3 組合邏輯電路
3.3.1 加法器
3.3.2 譯碼器
3.3.3 算術(shù)邏輯單元
3.3.4 數(shù)據(jù)選擇器
3.4 時(shí)序邏輯電路
3.4.1 觸發(fā)器
3.4.2 寄存器和移位寄存器
3.4.3 計(jì)數(shù)器
3.5 陣列邏輯電路
3.5.1 只讀存儲(chǔ)器
3.5.2 隨機(jī)存取存儲(chǔ)器
3.5.3 可編程邏輯器件
3.6 VHDL硬件描述語(yǔ)言
3.6.1 VHDL語(yǔ)法
3.6.2 數(shù)據(jù)類型、運(yùn)算操作符
3.6.3 VHDL實(shí)例
3.6.4 VHDL工具介紹
小結(jié)
習(xí)題
……

第4章 系統(tǒng)總線
第5章 存儲(chǔ)器
第6章 輸入輸出系統(tǒng)
第7章 CPU的結(jié)構(gòu)與功能
第8章 指令系統(tǒng)
第9章 控制器
第10章 并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

附錄A 使用硬布線方法設(shè)計(jì)CPU
附錄B 常用的計(jì)算機(jī)組成原理仿真軟件
參考文獻(xiàn)