計(jì)算機(jī)組成與結(jié)構(gòu)

第一章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)系統(tǒng)簡介
1.1.1 計(jì)算機(jī)硬件和軟件的概念
1.1.2 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.1.3 計(jì)算機(jī)體系結(jié)構(gòu)與計(jì)算機(jī)組成
1.2 圖靈機(jī)
1.2.1 圖靈機(jī)簡介
1.2.2 圖靈機(jī)的基本模型
1.3 計(jì)算機(jī)的基本組成
1.3.1 馮?諾依曼計(jì)算機(jī)的特點(diǎn)
1.3.2 計(jì)算機(jī)的主要部件
1.3.3 計(jì)算機(jī)的總線結(jié)構(gòu)
1.3.4 計(jì)算機(jī)的工作過程
1.4 計(jì)算機(jī)的主要性能指標(biāo)
1.5 計(jì)算機(jī)的主要應(yīng)用
1.6 計(jì)算機(jī)的發(fā)展方向
本章小結(jié)
習(xí)題
第二章 數(shù)字電路基礎(chǔ)和計(jì)算機(jī)中的邏輯部件
2.1 數(shù)字電路基礎(chǔ)
2.1.1 半導(dǎo)體材料和晶體二極管簡介
2.1.2 雙極型晶體管的結(jié)構(gòu)及其伏安特性
2.1.3 MOS管的結(jié)構(gòu)及其伏安特性
2.2 布爾代數(shù)和基本邏輯門電路
2.2.1 布爾代數(shù)基礎(chǔ)知識(shí)
2.2.2 基本邏輯運(yùn)算和基本邏輯門電路
2.3 組合邏輯電路
2.3.1 基本邏輯門
2.3.2 數(shù)據(jù)選擇器
2.3.3 譯碼器
2.4 時(shí)序邏輯電路
2.4.1 基本RS觸發(fā)器
2.4.2 D觸發(fā)器和JK觸發(fā)器
2.4.3 寄存器
2.5 可編程邏輯器件
2.5.1 概述
2.5.2 可編程只讀存儲(chǔ)器
2.5.3 可編程邏輯陣列
2.5.4 可編程陣列邏輯和通用陣列邏輯
2.5.5 其他新型陣列邏輯電路
2.5.6 復(fù)雜可編程邏輯器件CPLD和FPGA
本章小結(jié)
習(xí)題
第三章 信息表示與運(yùn)算基礎(chǔ)
3.1 常用的進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
3.1.1 常用的進(jìn)位計(jì)數(shù)制
3.1.2 數(shù)制轉(zhuǎn)換
3.2 數(shù)值數(shù)據(jù)的表示和運(yùn)算
3.2.1 機(jī)器數(shù)
3.2.2 機(jī)器數(shù)的定點(diǎn)與浮點(diǎn)表示法
3.3 非數(shù)值數(shù)據(jù)編碼
3.3.1 ASCII字符編碼
3.3.2 漢字編碼
3.4 十進(jìn)制數(shù)的編碼
3.5 數(shù)據(jù)校驗(yàn)碼
3.5.1 奇偶校驗(yàn)碼
3.5.2 海明校驗(yàn)碼
3.5.3 循環(huán)冗余校驗(yàn)碼
3.6 其他信息的表示
3.6.1 語音的計(jì)算機(jī)表示方法
3.6.2 位圖圖像的計(jì)算機(jī)表示方法
3.6.3 圖形的計(jì)算機(jī)表示方法
本章小結(jié)
習(xí)題
第四章 存儲(chǔ)系統(tǒng)
4.1 分級(jí)存儲(chǔ)體系
4.1.1 存儲(chǔ)系統(tǒng)的主要性能指標(biāo)
4.1.2 存儲(chǔ)系統(tǒng)的層次化結(jié)構(gòu)
4.1.3 虛擬存儲(chǔ)器
4.1.4 Cache-主存結(jié)構(gòu)
4.2 主存儲(chǔ)器
4.2.1 概述
4.2.2 半導(dǎo)體存儲(chǔ)器
4.2.3 主存儲(chǔ)器的組成
4.2.4 內(nèi)存條
4.2.5 并行存儲(chǔ)結(jié)構(gòu)
4.2.6 相聯(lián)存儲(chǔ)器
4.3 輔助存儲(chǔ)器
4.3.1 輔助存儲(chǔ)器的主要技術(shù)指標(biāo)
4.3.2 磁表面存儲(chǔ)原理和磁記錄方式
4.3.3 磁盤存儲(chǔ)器
4.3.4 磁帶存儲(chǔ)器
4.3.5 光盤存儲(chǔ)器
4.3.6 閃速存儲(chǔ)器
4.3.7 磁盤陣列RAID
4.3.8 網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)
本章小結(jié)
習(xí)題
第五章 中央處理器
5.180x86微處理器
5.1.180x86微處理器概述
5.1.280x86微處理器的組成
5.1.380x86寄存器組
5.280x86的指令系統(tǒng)
5.2.1 機(jī)器語言與匯編語言
5.2.280x86的指令與數(shù)據(jù)的尋址方式
5.2.380x86的指令系統(tǒng)
5.2.4 CISC和RISC的比較
5.3 指令的時(shí)序
5.3.1 指令時(shí)序的控制方式
5.3.2 同步控制方式的時(shí)序
5.3.3 典型指令的微操作分析
5.3.4 控制器的控制方式
5.3.5 指令時(shí)序的形成
5.4 控制器設(shè)計(jì)簡介
5.4.1 控制器的基本組成
5.4.2 硬布線控制器
5.4.3 微程序控制器
5.4.4 硬布線控制器和微程序控制器的比較
本章小結(jié)
習(xí)題
第六章 外部設(shè)備
6.1 外部設(shè)備概述
6.2 輸入設(shè)備
6.3 輸出設(shè)備——顯示器
6.3.1 顯示器概述
6.3.2 顯示技術(shù)中的有關(guān)術(shù)語
6.3.3 CRT顯示器
6.3.4 字符顯示器
6.3.5 圖形顯示器
6.3.6 圖像顯示器
6.3.7 視頻顯示標(biāo)準(zhǔn)
6.3.8 新型平板顯示器
6.4 打印輸出設(shè)備
6.4.1 概述
6.4.2 針式打印機(jī)
6.4.3 噴墨打印機(jī)
6.4.4 激光打印機(jī)
6.5 其他外部設(shè)備
本章小結(jié)
習(xí)題
第七章 輸入輸出系統(tǒng)
7.1 輸入輸出系統(tǒng)概述
7.2 計(jì)算機(jī)總線
7.2.1 總線概述
7.2.2 總線系統(tǒng)的工作原理
7.2.3 常用總線介紹
7.3 輸入輸出接口
7.3.1 概述
7.3.2 并行通信和并行接口
7.3.3 串行通信和串行接口
7.3.4 微機(jī)中常用接口介紹
7.4 輸入輸出方式
7.4.1 程序查詢方式
7.4.2 程度中斷方式
7.4.3 DMA控制方式
7.4.4 通道控制方式
本章小結(jié)
習(xí)題
第八章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展
8.1 計(jì)算機(jī)體系結(jié)構(gòu)概述
8.1.1 計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展
8.1.2 計(jì)算機(jī)體系結(jié)構(gòu)的弗林（Flynn）分類法
8.2 并行計(jì)算機(jī)系統(tǒng)概述
8.2.1 并行計(jì)算機(jī)結(jié)構(gòu)分類
8.2.2 提高計(jì)算機(jī)并行性的措施
8.3 流水線技術(shù)
8.3.1 標(biāo)量流水技術(shù)
8.3.2 流水線中的多指令流出技術(shù)
8.3.3 向量流水線處理機(jī)
8.4 其他流行的并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
8.5 新型計(jì)算機(jī)與技術(shù)研究進(jìn)展
8.5.1 多核處理器計(jì)算機(jī)
8.5.2 數(shù)據(jù)流計(jì)算機(jī)
8.5.3 歸約機(jī)
本章小結(jié)
習(xí)題
參考文獻(xiàn)