數(shù)字電子技術(shù)

第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字電路概述
1.1.1 電子技術(shù)的發(fā)展和應(yīng)用
1.1.2 數(shù)字電子技術(shù)課程的特點(diǎn)和學(xué)習(xí)方法
1.1.3 數(shù)字信號和數(shù)字電路
1.1.4 數(shù)字電路的分類和特點(diǎn)
1.1.5 數(shù)字電路的應(yīng)用及研究方法
1.2 數(shù)的進(jìn)制和二進(jìn)制代碼
1.2.1 常用的數(shù)制
1.2.2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.2.3 二進(jìn)制代碼
1.3 邏輯代數(shù)及其運(yùn)算
1.3.1 邏輯函數(shù)和正負(fù)邏輯
1.3.2 邏輯代數(shù)中的3種基本運(yùn)算
1.3.3 常用的復(fù)合邏輯運(yùn)算
1.4 邏輯代數(shù)的定律和規(guī)則
1.4.1 邏輯代數(shù)的基本公式
1.4.2 邏輯代數(shù)的3大規(guī)則
1.4.3 邏輯代數(shù)的若干常用公式
1.5 邏輯問題的幾種表示方法
1.5.1 邏輯表達(dá)式和邏輯真值表
1.5.2 邏輯圖
1.5.3 波形圖和卡諾圖
1.6 邏輯函數(shù)的化簡
1.6.1 邏輯函數(shù)化簡的意義和最簡的概念
1.6.2 邏輯函數(shù)的代數(shù)化簡法
1.6.3 邏輯函數(shù)的卡諾圖化簡法
第2章 邏輯門電路
2.1 邏輯門電路概述
2.1.1 邏輯門電路的特點(diǎn)及其類型
2.1.2 半導(dǎo)體器件的開關(guān)特性
2.1.3 3種基本邏輯門電路
2.2 雙極型集成邏輯門電路
2.2.1 典型TTL與非門的電路結(jié)構(gòu)和工作原理
2.2.2 TTL與非門的電氣特性與參數(shù)
2.2.3 其他功能的TTL集成邏輯門電路
2.2.4 TTL數(shù)字集成電路的系列和特點(diǎn)
2.2.5 TTL集成門電路的使用注意事項(xiàng)
2.2.6 其他類型的雙極型數(shù)字集成電路簡介
2.3 MOS集成邏輯門電路
2.3.1 CMOS非門
2.3.2 其他功能的CMOS門電路
2.3.3 CMOS數(shù)字集成邏輯電路的系列及特點(diǎn)
2.3.4 CMOS邏輯門電路的使用注意事項(xiàng)
2.4 集成邏輯門接口技術(shù)
2.4.1 用TTL電路驅(qū)動CMOS電路
2.4.2 用CMOS電路驅(qū)動TTL電路
2.4.3 TTL（CMOS）電路驅(qū)動大電流負(fù)載
第3章 觸發(fā)器
3.1 觸發(fā)器概述
3.1.1 觸發(fā)器的特點(diǎn)
3.1.2 觸發(fā)器的分類
3.2 基本RS觸發(fā)器
3.2.1 基本RS觸發(fā)器的電路結(jié)構(gòu)和工作原理
3.2.2 基本RS觸發(fā)器的功能描述方法
3.2.3 基本RS觸發(fā)器的工作特點(diǎn)
3.2.4 集成基本RS觸發(fā)器及其脈沖工作特性
3.3 同步時(shí)鐘觸發(fā)器
3.3.1 同步RS觸發(fā)器
3.3.2 同步D觸發(fā)器
3.3.3 同步JK觸發(fā)器
3.3.4 同步T觸發(fā)器和T觸發(fā)器
3.3.5 同步觸發(fā)器的工作特點(diǎn)
3.3.6 集成同步觸發(fā)器及其脈沖工作特性
3.4 主從時(shí)鐘觸發(fā)器
3.4.1 主從RS觸發(fā)器
3.4.2 主從JK觸發(fā)器
3.4.3 主從觸發(fā)器的工作特點(diǎn)
3.4.4 集成主從觸發(fā)器及其脈沖工作特性
3.5 邊沿觸發(fā)器
3.5.1 維持一阻塞結(jié)構(gòu)邊沿觸發(fā)器
3.5.2 利用門延遲時(shí)間的邊沿觸發(fā)器
3.5.3 CMOS傳榆門型邊沿觸發(fā)器
3.5.4 邊沿觸發(fā)器時(shí)序圖的畫法
3.5.5 典型集成邊沿觸發(fā)器介紹
3.6 集成觸發(fā)器使用中應(yīng)注意的幾個問題
3.6.1 集成觸發(fā)器的參數(shù)
3.6.2 電路結(jié)構(gòu)和邏輯功能的關(guān)系
3.6.3 觸發(fā)器的選擇和使用
3.6.4 不同類型時(shí)鐘觸發(fā)器之間的轉(zhuǎn)換
第4章 組合邏輯電路
4.1 組合邏輯電路概述
4.1.1 組合邏輯電路的特點(diǎn)及類型
4.1.2 組合邏輯電路的邏輯功能描述
4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法
4.2.1 組合邏輯電路的分析方法
4.2.2 組合邏輯電路的設(shè)計(jì)方法
4.3 常用組合邏輯電路
4.3.1 加法器
4.3.2 數(shù)值比較器
4.3.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
4.3.4 編碼器
4.3.5 譯碼器
4.4 集成中規(guī)模組合邏輯電路及其應(yīng)用
4.4.1 集成加法器及其應(yīng)用
4.4.2 集成數(shù)值比較器及其應(yīng)用
4.4.3 集成數(shù)據(jù)選擇器及其應(yīng)用
4.4.4 集成中規(guī)模編碼器及其應(yīng)用
4.4.5 集成譯碼器及其應(yīng)用
4.5 組合電路的競爭冒險(xiǎn)現(xiàn)象
4.5.1 競爭冒險(xiǎn)的產(chǎn)生原因
4，5.2 競爭冒險(xiǎn)的判斷和識別
4.5.3 競爭冒險(xiǎn)的消除
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.1.1 時(shí)序邏輯電路的概念和特點(diǎn)
5.1.2 時(shí)序邏輯電路的分類
5.1.3 時(shí)序電路的功能描述
5.2 時(shí)序電路的分析方法
5.2.1 分析時(shí)序電路的一般步驟
5.2.2 時(shí)序電路分析舉例
5.3 計(jì)數(shù)器
5.3.1 同步計(jì)數(shù)器
5.3.2 異步計(jì)數(shù)器
5.3.3 集成計(jì)數(shù)器
5.3.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成
5.3.5 集成計(jì)數(shù)器的應(yīng)用
5.4 寄存器
5.4.1 數(shù)據(jù)寄存器
5.4.2 移位寄存器
5.4.3 集成寄存器
5.4.4 集成寄存器的應(yīng)用
5.5 時(shí)序邏輯電路的設(shè)計(jì)
5.5.1 同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟
5.5.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例
5.6 時(shí)序邏輯電路中的競爭冒險(xiǎn)
第6章 脈沖信號的產(chǎn)生和整形
6.1 概述
6.1.1 脈沖信號及其主要參數(shù)
6.1.2 脈沖電路分類
6.2 555定時(shí)器
6.2.1 555定時(shí)器的分類
6.2.2 555定時(shí)器的電路結(jié)構(gòu)
6.2.3 555定時(shí)器的邏輯功能
6.2.4 555定時(shí)器的主要參數(shù)
6.3 單穩(wěn)態(tài)觸發(fā)器
……
第7章 模數(shù)和數(shù)模轉(zhuǎn)換
第8章 半導(dǎo)體存儲器
第9章 數(shù)字系統(tǒng)的設(shè)計(jì)與制作
附錄
參考文獻(xiàn)