SystemVerilog數(shù)字系統(tǒng)設(shè)計(jì)

定　價(jià)：￥80.00

作　者：	（美）馬克編著
出版社：	科學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購(gòu)買這本書可以去

ISBN：	9787030343802	出版時(shí)間：	2012-06-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	367	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　SystemVerilog是21世紀(jì)電子設(shè)計(jì)師必須掌握的最重要的語(yǔ)言之一，因?yàn)樗窃O(shè)計(jì)和驗(yàn)證復(fù)雜電子系統(tǒng)核心芯片的重要手段。由馬克編寫的這本《SystemVerilog數(shù)字系統(tǒng)設(shè)計(jì)（影印版）》是用SystemVerilog語(yǔ)言設(shè)計(jì)并驗(yàn)證數(shù)字系統(tǒng)的基本概念和具體方法。在介紹基本語(yǔ)法的基礎(chǔ)上，闡述了如何用SystemVerilog構(gòu)成數(shù)字電路、組件和系統(tǒng)，以及應(yīng)該如何使用SystemVerilog搭建測(cè)試平臺(tái)，并對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。《System Verilog數(shù)字系統(tǒng)設(shè)計(jì)（影印版）》既適合作電子、自動(dòng)化和計(jì)算機(jī)專業(yè)本科生和研究生的教科書，也適合已經(jīng)掌握Verilog和VHDL硬件描述語(yǔ)言的工程師使用。

作者簡(jiǎn)介

暫缺《SystemVerilog數(shù)字系統(tǒng)設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

List of FiguresList of TablesPrefaceAcknowledgmentsAbout the Author1.Introduction2.Combinational Logic Design3.Combinational Logic Using SystemVerilog Gate Models4.Combinational Building Blocks5.SystemVerilog Models of Sequential Logic Blocks6.Synchronous Sequential Design7.Complex Sequential Systems8.Writing Testbenches9.SystemVerilog Simulation10.SystemVerilog Synthesis11.Testing Digital Systems12.Design for Testability13.Asynchronous Sequential Design14.Interfacing with the Analog WorldA.SystemVerilog and VerilogAwe to Selected ExercisesBibliographyIndex