異步微處理器設(shè)計(jì)（中文版）

定　價(jià)：￥39.00

作　者：	王志英主編
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科前沿叢書·計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科研究生系列教材
標(biāo)　簽：	計(jì)算機(jī)

購買這本書可以去

ISBN：	9787302285014	出版時(shí)間：	2012-06-01	包裝：	平裝
開本：	16開	頁數(shù)：	356	字?jǐn)?shù)：

內(nèi)容簡介

　　異步集成電路技術(shù)是和同步集成電路技術(shù)相對的集成電路設(shè)計(jì)技術(shù)。與同步集成電路相比，異步集成電路技術(shù)具有功耗低、電磁兼容性高、模塊化和可重用性好、魯棒性強(qiáng)等一系列優(yōu)勢，可以有效地解決同步集成電路和微處理器技術(shù)在超深亞微米階段遇到的各種問題?！队?jì)算機(jī)科學(xué)與技術(shù)學(xué)科研究生系列教材·計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科研究生系列教材：異步微處理器設(shè)計(jì)（中文版）》內(nèi)容是作者在異步集成電路和異步微處理器設(shè)計(jì)領(lǐng)域研究的經(jīng)驗(yàn)和成果，主要包括異步電路設(shè)計(jì)和建模分析、異步微處理器體系結(jié)構(gòu)、異步功能單元設(shè)計(jì)和片內(nèi)互連、異步微處理器設(shè)計(jì)方法學(xué)、異步微處理器性能和功耗的評估及優(yōu)化、多核異步微處理器的設(shè)計(jì)與實(shí)現(xiàn)等方面的內(nèi)容?！队?jì)算機(jī)科學(xué)與技術(shù)學(xué)科研究生系列教材·計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科研究生系列教材：異步微處理器設(shè)計(jì)（中文版）》可用作研究人員的科研參考書，也可作為計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)和微電子專業(yè)高年級本科生和研究生教材使用。

作者簡介

　　王志英，男，1956年8月生，漢族，山西沁縣人，1988年在國防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)系獲博士學(xué)位?，F(xiàn)任國防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院教授、博士生導(dǎo)師，國家精品課程“計(jì)算機(jī)體系結(jié)構(gòu)”負(fù)責(zé)人。1992年成為國家級突出貢獻(xiàn)中青年專家并享受政府特殊津貼，全國高等院校優(yōu)秀骨干教師，人事部百千萬跨世紀(jì)優(yōu)秀人才庫一二層次人選，中國計(jì)算機(jī)學(xué)會開放系統(tǒng)專委會副主任委員、中國計(jì)算機(jī)學(xué)會教育專業(yè)委員會副主任委員、全國計(jì)算機(jī)教育研究會副理事長、湖南省計(jì)算機(jī)學(xué)會理事長、教育部高等學(xué)校計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)教學(xué)指導(dǎo)分委員會副主任、IEEE會員。主要研究方向?yàn)橛?jì)算機(jī)系統(tǒng)結(jié)構(gòu)和微處理器設(shè)計(jì)等。20多年來作為項(xiàng)目負(fù)責(zé)人參加的各類項(xiàng)目包括國家自然科學(xué)基金、國家973重大基礎(chǔ)研究、國家863高技術(shù)研究、型號工程和對外合作等共計(jì)20多項(xiàng)。已獲國家科技進(jìn)步二等獎(jiǎng)1項(xiàng)，國家教學(xué)成果一等獎(jiǎng)1項(xiàng)，國家教學(xué)成果二等獎(jiǎng)1項(xiàng)，部委級教學(xué)成果一等獎(jiǎng)2項(xiàng)，部委級科技進(jìn)步一等獎(jiǎng)2項(xiàng)、二等獎(jiǎng)6項(xiàng)、三等獎(jiǎng)6項(xiàng)，部委級自然科學(xué)三等獎(jiǎng)1項(xiàng)，獲國家發(fā)明專利15項(xiàng)，出版專著和教材8部，其中《計(jì)算機(jī)體系結(jié)構(gòu)》獲2002年全國普通高等學(xué)校優(yōu)秀教材二等獎(jiǎng)。

圖書目錄

第1章概述
1.1 異步電路出現(xiàn)的背景
1.1.1 同步電路的問題
1.1.2 異步電路的優(yōu)勢和問題
1.2 異步電路的發(fā)展概況
1.3 微處理器發(fā)展史
1.4 處理器設(shè)計(jì)
1.4.1 數(shù)字系統(tǒng)設(shè)計(jì)過程
1.4.2 體系結(jié)構(gòu)實(shí)現(xiàn)、邏輯實(shí)現(xiàn)和物理實(shí)現(xiàn)
1.4.3 指令集設(shè)計(jì)
1.4.4 微處理器性能
1.5 異步處理器的發(fā)展概況
1.5.1 Amulet微處理器簡介
1.5.2 Amuletl（1993）
1.5.3 Amulet2e（1996）
1.5.4 Amulet3i（2000）
1.5.5 其他幾種異步處理器
1.6 為什么用異步微處理器作為設(shè)計(jì)實(shí)例
1.7 小結(jié)
參考文獻(xiàn)
第2章異步電路設(shè)計(jì)思想
2.1 基本概念
2.1.1 握手協(xié)議
2.1.2 數(shù)據(jù)編碼方式
2.1.3 C門
2.1.4 握手協(xié)議和編碼方式的組合
2.1.5 完成檢測
2.2 異步電路基本模型
2.2.1 延遲模型
2.2.2 異步電路的分類
2.3 信號轉(zhuǎn)換圖
2.4 異步電路設(shè)計(jì)方法
2.4.1 異步電路設(shè)計(jì)方法發(fā)展歷程
2.4.2 語法驅(qū)動(dòng)轉(zhuǎn)換的異步電路設(shè)計(jì)方法
2.4.3 同步一異步電路轉(zhuǎn)換的異步電路設(shè)計(jì)方法
2.4.4 基于定制的細(xì)粒度高性能異步電路設(shè)計(jì)方法
2.5 異步電路的測試
2.6 小結(jié)
參考文獻(xiàn)
第3章基于宏單元的異步集成電路設(shè)計(jì)流程
3.1 設(shè)計(jì)流程
3.1.1 數(shù)據(jù)通路設(shè)計(jì)方法
3.1.2 控制通路設(shè)計(jì)方法
3.2 宏單元全定制
3.3 基于宏單元的異步電路設(shè)計(jì)自動(dòng)化流程
3.3.1 異步數(shù)據(jù)通路自動(dòng)生成
3.3.2 異步控制通路自動(dòng)生成
3.3.3 相關(guān)工作比較
3.4 設(shè)計(jì)實(shí)例：異步乘法器
3.4.1 乘法算法設(shè)計(jì)
3.4.2 異步乘法器體系結(jié)構(gòu)
3.4.3 異步乘法器的實(shí)現(xiàn)
3.4.4 對異步乘法器的評測
3.5 設(shè)計(jì)實(shí)例：異步加法單元
3.6 設(shè)計(jì)實(shí)例：異步乘累加單元設(shè)計(jì)
3.7 設(shè)計(jì)實(shí)例：異步ALU單元設(shè)計(jì)
3.8 設(shè)計(jì)實(shí)例：異步DLX流水線
3.8.1 DLX流水線
3.8.2 異步DLX流水線設(shè)計(jì)實(shí)現(xiàn)
3.8.3 面積比較
3.8.4 性能比較
3.9 小結(jié)
參考文獻(xiàn)
第4章異步控制電路設(shè)計(jì)
4.1 Burst-Mode狀態(tài)機(jī)層次化分解技術(shù)
4.1.1 Burst-Mode狀態(tài)機(jī)逐級分解
……
第5章異步片上網(wǎng)絡(luò)設(shè)計(jì)
第6章解同步異步電路設(shè)計(jì)
第7章異步電路的性能分析和優(yōu)化
第8章騰越-Ⅱ異步微處理器
第9章異步電路在容錯(cuò)領(lǐng)域的應(yīng)用
第10章未來異步微處理器技術(shù)研究
附錄A 異步數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)的寄存器定義
附錄B 異步數(shù)據(jù)觸發(fā)功能單元
附錄C 異步數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)工具鏈
附錄D 騰越Ⅱmach文件描述
附錄E 匯編示例：32位矩陣乘法