計算機(jī)原理與匯編語言程序設(shè)計

第1章 計算機(jī)系統(tǒng)概論
1.1 計算機(jī)的發(fā)展簡史
1.2 計算機(jī)的分類和應(yīng)用
1.2.1 計算機(jī)的分類
1.2.2 計算機(jī)的應(yīng)用
1.3 計算機(jī)系統(tǒng)
1.3.1 計算機(jī)硬件
1.3.2 微型計算機(jī)的硬件組成
1.3.3 計算機(jī)軟件
1.4 微機(jī)系統(tǒng)的性能指標(biāo)
習(xí)題
第2章 運(yùn)算方法及運(yùn)算器
2.1 計算機(jī)中數(shù)據(jù)的表示
2.1.1 數(shù)值數(shù)據(jù)
2.1.2 非數(shù)值信息的表示法
2.2 定點數(shù)補(bǔ)碼加減運(yùn)算
2.2.1 補(bǔ)碼加法運(yùn)算
2.2.2 補(bǔ)碼減法運(yùn)算
2.2.3 加減法運(yùn)算的溢出處理
2.2.4 定點數(shù)的加減法電路
2.3 定點數(shù)乘除運(yùn)算
2.3.1 原碼一位乘法
2.3.2 原碼一位乘法的邏輯實現(xiàn)
2.4 定點除法運(yùn)算
2.4.1 原碼一位除法
2.4.2 原碼一位除法的邏輯實現(xiàn)
2.5 定點運(yùn)算器的組成與結(jié)構(gòu)
2.5.1 定點運(yùn)算器的組成
2.5.2 算術(shù)邏輯部件
2.5.3 定點運(yùn)算器的結(jié)構(gòu)
2.6 浮點數(shù)的算術(shù)運(yùn)算與浮點運(yùn)算器
2.6.1 浮點加法和減法
2.6.2 浮點乘除運(yùn)算
2.6.3 浮點運(yùn)算器
習(xí)題
第3章 CPU
3.1 CPU的內(nèi)部結(jié)構(gòu)
3.2 寄存器結(jié)構(gòu)
3.2.1 通用寄存器
3.2.2 段寄存器
3.2.3 專用寄存器
3.3 存儲器組織
3.3.1 存儲器的分段
3.3.2 存儲器的地址
3.3.3 邏輯地址的來源
3.3.4 存儲器結(jié)構(gòu)
習(xí)題
第4章 指令系統(tǒng)
4.1 概述
4.1.1 指令系統(tǒng)的性能要求
4.1.2 精簡指令系統(tǒng)計算機(jī)
4.2 指令格式
4.2.1 操作碼
4.2.2 操作數(shù)地址碼
4.2.3 指令字長度
4.3 尋址方式
4.3.1 立即尋址
4.3.2 寄存器尋址
4.3.3 直接尋址
4.3.4 間接尋址
4.3.5 寄存器間接尋址
4.3.6 基址尋址
4.3.7 變址尋址
4.3.8 隱含尋址
4.3.9 塊尋址
4.3.10 相對尋址方式
4.3.11 擴(kuò)展變址方式
4.4 指令類型
4.5 指令系統(tǒng)
4.5.1 尋址方式
4.5.2 指令系統(tǒng)
習(xí)題
第5章 匯編語言
5.1 基本概念
5.2 匯編語言語句
5.2.1 匯編語言語句格式
5.2.2 操作數(shù)
5.2.3 運(yùn)算符
5.3 匯編語言常用偽指令
5.3.1 數(shù)據(jù)定義偽指令
5.3.2 符號定義偽指令
5.3.3 段定義偽指令
5.3.4 結(jié)束偽指令
5.3.5 當(dāng)前地址計數(shù)器($)與定位偽指令
5.3.6 過程定義偽指令
習(xí)題
第6章 匯編語言程序設(shè)計
6.1 程序設(shè)計的基本步驟及 程序基本結(jié)構(gòu)
6.1.1 匯編語言程序設(shè)計的基本步驟
6.1.2 程序流程圖
6.1.3 程序的基本結(jié)構(gòu)
6.1.4 結(jié)構(gòu)化程序設(shè)計的特點
6.2 順序程序設(shè)計方法
6.2.1 順序程序設(shè)計
6.2.2 DOS功能調(diào)用
6.3 分支程序設(shè)計方法
6.3.1 分支程序的結(jié)構(gòu)形式
6.3.2 雙分支程序設(shè)計
6.3.3 多分支程序設(shè)計
6.4 循環(huán)程序設(shè)計方法
6.4.1 循環(huán)程序結(jié)構(gòu)
6.4.2 循環(huán)程序設(shè)計方法
6.4.3 多重循環(huán)
6.5 子程序設(shè)計
6.5.1 子程序的概念
6.5.2 子程序設(shè)計方法
6.5.3 子程序應(yīng)用舉例
6.5.4 子程序的嵌套與遞歸調(diào)用
習(xí)題
第7章 中央處理器
7.1 CPU的基本組成
7.1.1 運(yùn)算器
7.1.2 控制器
7.1.3 CPU中的寄存器
7.1.4 數(shù)據(jù)通路
7.2 時序系統(tǒng)和控制方式
7.2.1 指令周期和機(jī)器周期
7.2.2 時序發(fā)生器
7.2.3 控制方式
7.3 指令的執(zhí)行過程
7.3.1 基本功能的微操作
7.3.2 指令的微操作
7.4 組合邏輯控制器
7.4.1 基本原理
7.4.2 組合邏輯控制器的設(shè)計步驟
7.5 微程序控制器
7.5.1 微程序控制器的基本原理
7.5.2 微程序控制器的基本概念
7.5.3 微程序控制器的基本結(jié)構(gòu)
7.5.4 微指令編碼
7.5.5 微指令地址的確定方法
7.5.6 微指令格式
7.5.7 微指令的執(zhí)行方式
7.6 流水CPU
習(xí)題
第8章　存儲器系統(tǒng)
8.1 概述
8.1.1 存儲器的分類
8.1.2 主存的技術(shù)指標(biāo)
8.2 層次存儲器系統(tǒng)
8.3 主存儲器
8.3.1 主存儲器與CPU的連接
8.3.2 主存儲器的組成
8.3.3 隨機(jī)存儲器
8.3.4 只讀存儲器(ROM)
8.3.5 實用DRAM內(nèi)存條簡介
8.4 高速緩沖存儲器(Cache)
8.4.1 概述
8.4.2 Cache的讀/寫操作
8.4.3 地址映像
8.4.4 替換算法
8.5 虛擬存儲器
8.5.1 虛擬存儲器的基本概念
8.5.2 與Cache的比較
8.5.3 頁式虛擬存儲器
8.5.4 段式虛擬存儲器
8.5.5 段頁式虛擬存儲器
習(xí)題
第9章 總線系統(tǒng)
9.1 總線的基本概念
9.1.1 總線的分類
9.1.2 總線的規(guī)范
9.1.3 總線的優(yōu)點
9.1.4 總線的性能
9.2 總線連接方式
9.3 總線控制
9.3.1 集中式控制
9.3.2 分布式控制
9.4 常用微機(jī)總線
9.4.1 系統(tǒng)總線
9.4.2 外部總線
習(xí)題
第10章 輸入/輸出系統(tǒng)
10.1 概述
10.1.1 接口的功能
10.1.2 I/O接口的基本結(jié)構(gòu)
10.1.3 端口的編址方式
10.1.4 接口類型
10.1.5 數(shù)據(jù)傳送方式
10.2 程序查詢傳送方式
10.3 程序中斷傳送方式
10.3.1 中斷的基本概念
10.3.2 中斷處理過程
10.3.3 中斷屏蔽技術(shù)
10.4 CPU的中斷
10.4.1 CPU中斷的分類
10.4.2 中斷向量表
10.5 直接存儲器存取(DMA)方式
10.5.1 DMA的基本概念
10.5.2 DMA接口的功能和組成
10.5.3 DMA數(shù)據(jù)傳送過程
10.5.4 DMA傳送方式
10.6 通道控制方式
10.6.1 通道的基本概念
10.6.2 通道的功能
10.6.3 通道的類型
習(xí)題
附錄
附錄A 指令系統(tǒng)表
附錄B DOS功能調(diào)用
附錄C 匯編出錯信息
附錄D DEBUG主要命令
附錄E MASM保留字
參考文獻(xiàn)