愛上FPGA開發(fā)：特權和你一起學NIOS II

第1章 海闊天空聊概念 1.1 CPU之軟核與硬核 1.2 SOPC是什么 1.3 NIOS II的優(yōu)勢第2章 開發(fā)流程 2.1 流程 2.2 執(zhí)行流程的必要性 2.3 SOPC開發(fā)的流程第3章 流程實踐案例——手把手第一個工程 3.1 硬件平臺 3.2 軟件平臺 3.3 手把手硬件工程 3.3.1 新建Quartus II工程 3.3.2 SOPC Builder配置 3.3.3 例化NIOS II工程 3.3.4 分配引腳與編譯下載 3.4 手把手軟件工程 3.4.1 新建軟件模板工程 3.4.2 設置軟件編譯屬性 3.4.3 軟件編譯和下載第4章 實戰(zhàn)演練之存儲控制器 4.1 嵌入式存儲系統(tǒng) 4.2 基于FPGA的嵌入式存儲解決方案 4.2.1 片內存儲器 4.2.2 外部SRAM 4.2.3 Flash 4.2.4 SDRAM 4.3 第二個系統(tǒng)準備工作 4.4 SDRAM控制器組件添加與配置 4.5 EPCS控制器組件添加與配置 4.6 PLL組件添加與配置 4.7 其他SOPC Builder配置 4.8 編輯頂層文件與引腳分配 4.9 軟件工程調試與下載第5章 實戰(zhàn)演練之時序收斂 5.1 時序設計四部曲 5.2 一部曲——時序分析 5.2.1 系統(tǒng)內部時鐘時序分析 5.2.2 SDRAM接口時序分析 5.3 二部曲——時序約束 5.3.1 全局時鐘約束 5.3.2 I／O接口約束之virtual clock生成與約束 5.3.3 I／O接口約束之理論推導 5.3.4 I／O接口約束之output delay約束 5.3.5 I／O接口約束之input delay約束 5.3.6 SDRAM時鐘頻率與相移更改 5.4 三部曲——時序報告 5.4.1 尋找PLL相移值 5.4.2 查看關鍵路徑 5.5 四部曲——時序收斂 5.6 時序最優(yōu)化第6章 實戰(zhàn)演練之玩轉NIOS II 6.1 第三個SOPC系統(tǒng)硬件架構 6.1.1 添加新組件 6.1.2 例化新系統(tǒng)與引腳分配 6.1.3 時序約束與收斂 6.2 熟悉NIOS EDS軟件開發(fā)平臺 6.2.1 加載和關閉工程 6.2.2 新建工程 6.3 軟件例程1——蜂鳴器實驗 6.4 軟件例程2——流水燈實驗 6.5 軟件例程3——數(shù)碼管定時器實驗 6.6 軟件例程4——串口收發(fā)實驗 6.7 軟件例程5——看門狗定時器實驗 6.8 軟件例程6——按鍵中斷實驗 6.9 軟件例程7 SD卡SPI通信實驗第7章 實戰(zhàn)演練之自定義外設組件 7.1 總線 7.1.1 Avalon—MM總線 7.1.2 Avalon—ST總線 7.2 Avalon組件集成之TLC549 7.2.1 準備工作 7.2.2 模塊源碼設計 7.2.3 組件封裝 7.2.4 集成新組件到系統(tǒng)中 7.2.5 工程例化與編譯 7.2.6 軟件調試 7.3 Avalon組件集成之DAC5571 7.3.1 模塊源碼設計 7.3.2 組件封裝 7.3.3 集成新組件到系統(tǒng)中 7.3.4 工程例化與編譯 7.3.5 軟件調試第8章 實戰(zhàn)演練之USB通信 8.1 硬件系統(tǒng)架構 8.1.1 CH376芯片概述 8.1.2 準備工作 8.1.3 集成組件 8.1.4 工程例化與引腳分配 8.1.5 編譯與時序收斂 8.2 軟件編程 8.2.1 數(shù)據／指令讀寫 8.2.2 指令功能描述 8.2.3 芯片寄存器讀／寫測試 8.2.4 作為USB從機與PC連調 8.2.5 U盤扇區(qū)讀／寫操作 8.2.6 基于U盤的TXT文本創(chuàng)建 8.2.7 基于U盤的A／D采集數(shù)據存儲 8.3 改進的CH376并口控制方式第9章 實戰(zhàn)演練之顯示控制器DIY 9.1 液晶驅動組件設計 9.1.1 LCD顯示驅動模塊 9.1.2 自定義外設模塊 9.2 SOPC系統(tǒng)硬件架構 9.2.1 準備工作 9.2.2 集成組件 9.2.3 工程例化與引腳分配 9.2.4 編譯與時序收斂 9.3 圖片取模配置 9.4 軟件程序 9.5 串口下發(fā)板級測試第10章 網絡雜文 10.1 設計資源最大化 10.1.1 何謂設計資源 10.1.2 設計資源就在您身邊 10.1.3 設計資源的案例 10.1.4 設計資源，無處不在 10.1.5 總結——積攢設計資源 10.1.6 設計思想，來源于生活 10.1.7 結束語 10.2 2010——成長，在路上 10.3 好書從比喻開始參考文獻