計算機(jī)硬件技術(shù)及應(yīng)用基礎(chǔ)（上冊·微機(jī)原理部分）

總序
前言
第1章 微型計算機(jī)系統(tǒng)概述
1．1 微型計算機(jī)系統(tǒng)的體系結(jié)構(gòu)
1．1．1 從馮·諾依曼結(jié)構(gòu)說起
1．1．2 硬件三總線結(jié)構(gòu)
1．1．3 從內(nèi)到外三個層次
1．2 微機(jī)各大組成部分結(jié)構(gòu)及功能
1．2．1 微處理器(MPU)
1．2．2 存儲器
1．2．3 I／0接口
1．2．4 總線
1．3 微型計算機(jī)系統(tǒng)主要性能指標(biāo)
l．3．1 字長
1．3．2 存儲器容量
1．3．3 運(yùn)算速度
1．3．4 外設(shè)擴(kuò)展能力
l．3．5 軟件配置情況
1．4 高檔微機(jī)中應(yīng)用的現(xiàn)代先進(jìn)計算機(jī)技術(shù)
1．4．1 流水線、超流水線和超標(biāo)量技術(shù)
1．4．2 分支預(yù)測和推測執(zhí)行技術(shù)
1．4．3 亂序執(zhí)行技術(shù)和動態(tài)執(zhí)行技術(shù)
1．4．4 超線程技術(shù)
1．5 典型微型計算機(jī)系統(tǒng)
1．5．1 個人計算機(jī)系統(tǒng)
1．5．2 便攜式計算機(jī)系統(tǒng)
1．5．3 嵌入式計算機(jī)系統(tǒng)
思考題與習(xí)題一
第2章 微型計算機(jī)硬件組成基礎(chǔ)
2．1 邏輯電路及功能概述方法
2．1．1 組合邏輯電路及其功能描述方法
2．1．2 時序邏輯電路及其功能描述方法
2．2 基本邏輯單元電路
2．2．1 組合邏輯基本單元——邏輯門
2．2．2 時序邏輯基本單元——觸發(fā)器
2．2．3 脈沖波形產(chǎn)生與整形電路
2．3 基本組合邏輯部件
2．3．1 編碼器
2．3．2 譯碼器
2．3．3 數(shù)據(jù)選擇器
2．3．4 數(shù)碼比較器
2．3．5 加法器
2．3．6 算術(shù)邏輯單元
2．4 基本時序邏輯部件
2．4．1 寄存器和移位寄存器
2．4．2 計數(shù)器
思考題與習(xí)題二
第3章 微處理器
3．1 微處理器的發(fā)展
3．1．1 Intel微處理器發(fā)展歷程
3．1．2 國產(chǎn)微處理器發(fā)展現(xiàn)狀
3．2 8086／8088微處理器
3．2．1 8086／8088的內(nèi)部結(jié)構(gòu)
3．2．2 指令流水線和存儲器分段管理
3．3 Pentium微處理器
3．3．1 內(nèi)部結(jié)構(gòu)與外部引腳
3．3．2 內(nèi)部寄存器
3．3．3 四種工作方式
3．4 “龍芯”微處理器
3．4．1 龍芯2F處理器內(nèi)部結(jié)構(gòu)
3．4．2 龍芯2F的外部接口信號
3．4．3 龍芯2F的內(nèi)部寄存器
3．4．4 龍芯2F的工作模式
思考題與習(xí)題三
第4章 存儲器
4．1 當(dāng)今高檔微機(jī)系統(tǒng)的存儲器體系結(jié)構(gòu)
4．1．1 分級存儲器結(jié)構(gòu)
4．1．2 虛擬存儲器技術(shù)
4．2 半導(dǎo)體存儲器的分類與選用原則
4．2．1 半導(dǎo)體存儲器的分類
4．2．2 半導(dǎo)體存儲器的選用原則
4．3 存儲器芯片與存儲條的接口特性
4．3．1 各類存儲器芯片的接口共性
4．3．2 DRAM芯片與存儲條的接口特性
4．4 內(nèi)存儲器
4．4．1 內(nèi)存儲器組織原理
4．4．2 內(nèi)存儲器設(shè)計舉例
4．5 高速緩沖存儲器基本原理
4．5．1 Cache的基本結(jié)構(gòu)和工作原理
4．5．2 Cache與內(nèi)存的映像關(guān)系
4．5．3 Cache的讀／寫操作
4．5．4 分級cache結(jié)構(gòu)與平均訪存周期的
估算
4．6 外存儲器
4．6．1 硬盤存儲器
4．6．2 光盤存儲器
4．6．3 移動存儲器
4．7 虛擬存儲器管理機(jī)制
4．7．1 分段分頁管理機(jī)制
4．7．2 虛擬地址向?qū)嵉刂返霓D(zhuǎn)換原理
4．7．3 保護(hù)機(jī)構(gòu)
思考題與習(xí)題四
第5章 I／O設(shè)備及接口
5．1 基本人機(jī)交互設(shè)備
5．1．1 鍵盤
5．1．2 顯示器
5．1．3 打印機(jī)
5．2 模擬I／O設(shè)備
5．2．1 A／D轉(zhuǎn)換器與模擬輸入通道
5．2．2 D／A轉(zhuǎn)換器與模擬輸出通道
5．3 I／O接口與I／0操作
思考題與習(xí)題五
第6章 總線
6．1 總線概述
6．1．1 總線及分組
6．1．2 總線功能和性能
6．1．3 總線模塊
6．2 總線操作及控制
6．2．1 總線操作概念
6．2．2 總線操作控制
6．3 總線仲裁方法
6．3．1 串行仲裁
6．3．2 并行仲裁
6．3．3 并串行二維仲裁
6．4 總線握手方法
6．4．1 同步握手
6．4．2 異步握手
6．4．3 半同步握手
6．5 Pentium處理器的典型總線操作時序
6．5．1 非流水線式讀／寫周期的總線時序
6．5．2 突發(fā)式讀／寫周期的總線時序
6．5．3 流水線式讀／寫周期的總線時序
6．6 目前主流微機(jī)系統(tǒng)中的常用標(biāo)準(zhǔn)總線
6．6．1 標(biāo)準(zhǔn)總線概述
6．6．2 ISA總線
6．6．3 PCI總線
6．6．4 USB總線
6．6．5 IEEEl394總線
6．6．6 SCSI總線
6．6．7 AGP總線
思考題與習(xí)題六
第7章 中斷機(jī)制
7．1 中斷與中斷類型
7．2 中斷優(yōu)先級與中斷嵌套
7．3 中斷檢測與響應(yīng)
7．4 中斷服務(wù)判決
7．4．1 程序查詢式判決
7．4．2 中斷向量式判決
7．5 中斷處理
7．6 Pentium處理器的中斷機(jī)理
7．6．1 實地址方式下使用中斷向量表
7．6．2 保護(hù)虛地址方式下使用中斷描述符表
7．6．3 中斷向量號分配
7．6．4 中斷／異常的檢測、響應(yīng)、處理過程
思考題與習(xí)題七
第8章 計算機(jī)基本工作原理
8．1 計算機(jī)中數(shù)據(jù)的表示
8．1．1 數(shù)值數(shù)據(jù)的表示
8．1．2 字符數(shù)據(jù)的表示
8．1．3 聲像數(shù)據(jù)的表示
8．1．4 目前微機(jī)中常用的數(shù)據(jù)類型
8．2 計算機(jī)中數(shù)據(jù)的運(yùn)算
8．2．1 算術(shù)運(yùn)算
8．2．2 邏輯運(yùn)算
8．3 計算機(jī)工作的過程
8．3．1 計算機(jī)工作過程的一般描述
8．3．2 指令執(zhí)行過程
8．3．3 程序執(zhí)行過程舉例
思考題與習(xí)題八
第9章 Pentium系列處理器指令系統(tǒng)
9．1 指令尋址方式
9．1．1 尋址方式概述
9．1．2 11種尋址方式
9．2 指令系統(tǒng)概述
9．2．1 Pentium指令格式
9．2．2 Pentium指令分類
9．3 與8086兼容的指令
9．3．1 數(shù)據(jù)傳送類指令
9．3．2 算術(shù)運(yùn)算類指令
9．3．3 邏輯運(yùn)算類指令
9．3．4 串操作類指令
9．3．5 控制轉(zhuǎn)移類指令
9．3．6 處理器控制類指令
9．4 8086以后歷代處理器新增的指令
9．4．1 80286新增指令
9．4．2 80386新增指令
9．4．3 80486新增指令
9．4．4 Pentium系列處理器新增指令
思考題與習(xí)題九
第10章 匯編語言及編程
10．1 匯編語言源程序結(jié)構(gòu)
10．2 匯編語句及操作數(shù)
10．2．1 匯編語句
10．2．2 匯編語句中使用的操作數(shù)
10．3 偽指令語句
10．3．1 程序結(jié)構(gòu)偽指令語句
10．3．2 符號常數(shù)定義偽指令
10．3．3 數(shù)據(jù)定義偽指令
10．3．4 過程與宏定義偽指令
10．3．5 結(jié)構(gòu)定義偽指令
10．4 匯編語言程序設(shè)計
10．4．1 匯編語言程序開發(fā)過程
10．4．2 基本結(jié)構(gòu)程序設(shè)計
10．4．3 子程序設(shè)計與調(diào)用
10．4．4 DOS／BIOS功能調(diào)用
10．4．5 典型功能程序設(shè)計舉例
思考題與習(xí)題十
參考文獻(xiàn)