計算機組成原理

第1章　計算機系統(tǒng)概論
　1.1　計算機的發(fā)展
　　1.1.1　計算機的發(fā)展史
　　1.1.2　計算機的特點和應(yīng)用領(lǐng)域
　　1.1.3　計算機系統(tǒng)的分類
　1.2　計算機系統(tǒng)的組成
　　1.2.1　計算機硬件系統(tǒng)
　　1.2.2　計算機軟件系統(tǒng)
　1.3　計算機系統(tǒng)的層次結(jié)構(gòu)
　1.4　計算機的性能指標
第2章　數(shù)據(jù)在計算機中的表示
　2.1　進位計數(shù)制及其相互轉(zhuǎn)換
　　2.1.1　常用的進位計數(shù)制及其表示
　　2.1.2　不同數(shù)制之間的轉(zhuǎn)換
　2.2　數(shù)值數(shù)據(jù)的表示
　　2.2.1　數(shù)的定點和浮點表示
　　2.2.2　機器數(shù)及其表示
　2.3　非數(shù)值數(shù)據(jù)的表示
　　2.3.1　字符編碼
　　2.3.2　漢字編碼
　2.4　十進制數(shù)據(jù)的表示
　　2.4.1　二一十進制有權(quán)碼
　　2.4.2　二一十進制無權(quán)碼
　2.5　數(shù)據(jù)校驗碼
　　2.5.1　奇偶校驗碼
　　2.5.2　海明碼
　　2.5.3　循環(huán)冗余校驗碼
第3章　布爾代數(shù)和數(shù)字邏輯
　3.1　布爾代數(shù)
　　3.1.1　布爾代數(shù)的基本概念
　　3.1.2　基本邏輯運算
　　3.1.3　布爾代數(shù)的基本定律及基本規(guī)則
　3.2　邏輯函數(shù)的表示及化簡
　　3.2.1　邏輯函數(shù)的表示
　　3.2.2　邏輯函數(shù)的化簡
　3.3　集成邏輯門電路與觸發(fā)器
　　3.3.1　數(shù)字集成邏輯電路的分類
　　3.3.2　半導體器件的開關(guān)特性
　　3.3.3　基本邏輯門原理電路
　　3.3.4　觸發(fā)器
　3.4　組合邏輯電路
　　3.4.1　組合邏輯電路的分析
　　3.4.2　組合邏輯電路的設(shè)計
　3.5　時序邏輯電路
　　3.5.1　時序邏輯電路的概述
　　3.5.2　時序邏輯電路的分析
　　3.5.3　時序邏輯電路的設(shè)計
第4章　機器數(shù)的運算方法及運算器
　4.1　機器數(shù)的加減運算及其實現(xiàn)
　　4.1.1　原碼加減運算
　　4.1.2　補碼定點加減法運算
　4.2　定點乘法及其實現(xiàn)
　　4.2.1　原碼一位乘法
　　4.2.2　原碼兩位乘法
　　4.2.3　補碼一位乘法
　　4.2.4　補碼兩位乘法
　4.3　定點除法及其實現(xiàn)
　　4.3.1　原碼除法運算
　　4.3.2　補碼除法運算
　4.4　定點運算器的組成和結(jié)構(gòu)
　　4.4.1　運算器的基本結(jié)構(gòu)
　　4.4.2　運算器的內(nèi)部總線結(jié)構(gòu)
　4.5　浮點數(shù)的算術(shù)運算和浮點運算器
　　4.5.1　浮點加減運算
　　4.5.2　浮點乘除法運算
　　4.5.3　浮點運算器
　實驗：運算器部件實驗
第5章　指令系統(tǒng)
　5.1　指令系統(tǒng)設(shè)計原則
　　5.1.1　指令系統(tǒng)的發(fā)展
　　5.1.2　指令系統(tǒng)的性能要求
　　5.1.3　指令系統(tǒng)的設(shè)計原則
　5.2　指令格式
　　5.2.1　指令的字長
　　5.2.2　指令的操作碼
　　5.2.3　指令的地址碼
　　5.2.4　指令格式舉例
　5.3　霍夫曼編碼法
　　5.3.1　霍夫曼編碼
　　5.3.2　操作碼的設(shè)計
　5.4　尋址方式
　　5.4.1　指令尋址方式
　　5.4.2　操作數(shù)尋址方式
　5.5　指令的種類
　5.6　指令的執(zhí)行方式
　　5.6.1　順序執(zhí)行方式
　　5.6.2　重疊執(zhí)行方式
　　5.6.3　流水線執(zhí)行方式
　　5.6.4　指令的執(zhí)行過程
　5.7　精簡指令計算機(RISC)的指令系統(tǒng)
　　5.7.1　RISC技術(shù)的產(chǎn)生與發(fā)展
　　5.7.2　RISC指令的主要特點
　5.8　指令系統(tǒng)舉例
　　5.8.1　IBM 370系列機指令格式
　　5.8.2　Pentium指令系統(tǒng)
　　5.8.3　CISC與RISC指令
　5.9　MMX技術(shù)
　　5.9.1　MMX技術(shù)概況
　　5.9.2　MMX技術(shù)的特點
第6章　控制器
　6.1　控制器的基本功能和組成
　　6.1.1　控制器的功能
　　6.1.2　控制器的基本組成
　6.2　控制方式和時序
　　6.2.1　指令流、數(shù)據(jù)流與微操作
　　6.2.2　指令執(zhí)行周期
　　6.2.3　控制器的控制方式
　　6.2.4　時序系統(tǒng)
　6.3　組合邏輯控制器
　　6.3.1　組合邏輯控制器的基本原理
　　6.3.2　組合邏輯控制器的設(shè)計
　6.4　微程序控制器
　　6.4.1　微程序設(shè)計的基本概念
　　6.4.2　微程序控制器的基本原理
　　6.4.3　微程序控制器的設(shè)計
　　6.4.4　微程序設(shè)計技術(shù)
　　實驗：微程序控制器實驗
第7章　系統(tǒng)總線
　7.1　系統(tǒng)總線結(jié)構(gòu)
　　7.1.1　單總線結(jié)構(gòu)
　　7.1.2　雙總線結(jié)構(gòu)
　　7.1.3　多總線結(jié)構(gòu)
　7.2　總線的控制與通信
　　7.2.1　概述
　　7.2.2　總線的控制
　　7.2.3　總線的信息傳送方式
　　7.2.4　總線的定時
　　7.2.5　總線的接口
　7.3　常用總線舉例
　　7.3.1　工業(yè)標準總線
　　7.3.2　EISA總線
　　7.3.3　PCI總線
　　7.3.4　AGP總線
　　7.3.5　RS-232C總線
　　7.3.6　LISB總線
　　7.3.7　PCI-Express總線
　實驗：總線基本實驗
第8章　存儲系統(tǒng)
　8.1　存儲器與存儲系統(tǒng)概述
　　8.1.1　存儲器的分類
　　8.1.2　存儲系統(tǒng)的層次結(jié)構(gòu)
　8.2　主存儲器
　　8.2.1　主存儲器的基本結(jié)構(gòu)和工作原理
　　8.2.2　主存儲器的主要技術(shù)指標
　　8.2.3　主存儲器的分類
　8.3　并行主存儲器
　8.4　高速緩沖存儲器
　　8.4.1　Cache的工作原理
　　8.4.2　主存與Cache的地址映射
　　8.4.3　Cache的替換策略
　　8.4.4　Cache的寫操作策略
　8.5　虛擬存儲器
　　8.5.1　虛擬存儲器概述
　　8.5.2　虛擬存儲器的管理方式
　　8.5.3　虛擬存儲器的替換策略
　8.6　存儲保護
　　8.6.1　存儲區(qū)域保護
　　8.6.2　訪問方式保護
　實驗：靜態(tài)隨機存儲器實驗
第9章　外圍設(shè)備
　9.1　外圍設(shè)備概述
　　9.1.1　外圍設(shè)備的定義和分類
　　9.1.2　外圍設(shè)備的特點
　　9.1.3　外圍設(shè)備在計算機中的作用
　9.2　輸入設(shè)備
　　9.2.1　鍵盤
　　9.2.2　鼠標器
　　9.2.3　掃描儀
　　9.2.4　其他輸入設(shè)備
　9.3　顯示設(shè)備
　　9.3.1　顯示設(shè)備的分類
　　9.3.2　顯示技術(shù)中的有關(guān)概念
　　9.3.4　液晶顯示器
　9.4　打印輸出設(shè)備
　　9.4.1　打印設(shè)備的分類
　　9.4.2　點陣針式打印機
　　9.4.3　噴墨打印機
　　9.4.4　激光打印機
　9.5　輔助存儲器
　　9.5.1　磁表面存儲原理與記錄方式
　　9.5.2　磁介質(zhì)存儲器的技術(shù)指標
　　9.5.3　硬磁盤存儲設(shè)備
　　9.5.4　軟磁盤存儲器
　　9.5.5　光盤存儲器
　　9.5.6　閃速存儲器
第10章　主機與外設(shè)的數(shù)據(jù)傳送方式
　10.1　概述
　　10.1.1　輸入輸出系統(tǒng)的組成
　　10.1.2　I/O設(shè)備的編址方式
　　10.1.3　主機與I/O設(shè)備的數(shù)據(jù)傳送方式
　10.2　程序查詢方式
　　10.2.1　程序查詢的基本思想
　　10.2.2　程序查詢方式的工作流程
　　10.2.3　程序查詢方式接口
　10.3　程序中斷方式
　　10.3.1　中斷的基本概念
　　10.3.2　I/O中斷的產(chǎn)生
　　10.3.3　程序中斷方式的接口電路
　　10.3.4　I/O中斷處理過程
　　10.3.5　中斷服務(wù)程序的流程
　10.4　DMA方式
　　10.4.1　DMA的基本概念
　　10.4.2　DMA傳送方式
　　10.4.3　DMA接口的功能和組成
　　10.4.4　DMA的傳送過程
　10.5　通道方式
　　10.5.1　通道的基本概念
　　11.5.2　通道的類型
　　10.5.3　通道的功能
　　11.5.4　通道工作過程
　　10.5.5　通道結(jié)構(gòu)的發(fā)展
參考答案
參考文獻