微機(jī)原理

前言
第1章 微型計(jì)算機(jī)基礎(chǔ)知識(shí)
1.1 微型計(jì)算機(jī)的發(fā)展
1.2 微型計(jì)算機(jī)與微處理器
1.3 微型計(jì)算機(jī)分類
1.4 數(shù)據(jù)在計(jì)算機(jī)內(nèi)的表示
1.4.1 數(shù)據(jù)在計(jì)算機(jī)內(nèi)的表示
1.4.2 二進(jìn)制數(shù)操作的優(yōu)點(diǎn)
1.4.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.4.4 二進(jìn)制數(shù)的邏輯運(yùn)算與邏輯運(yùn)算部件
1.4.5 計(jì)算機(jī)的基本部件
1.5 數(shù)據(jù)單位表示
1.6 計(jì)算機(jī)的基本組成
1.6.1 計(jì)算機(jī)的基本組成
1.6.2 存儲(chǔ)器(memory)
1.6.3 中央處理器(CPU)
1.6.4 I/O系統(tǒng)組成和接口
1.7 計(jì)算機(jī)的操作過(guò)程
1.8 微機(jī)硬件的構(gòu)成
1.8.1 主板
1.8.2 微處理器芯片
1.8.3 存儲(chǔ)器部件
1.8.4 總線
1.8.5 顯示卡與顯示器
1.9 微型計(jì)算機(jī)主要性能指標(biāo)
習(xí)題
第2章 總線
2.1 微機(jī)系統(tǒng)中的總線
2.1.1 總線在微機(jī)系統(tǒng)中扮演的角色
2.1.2 總線結(jié)構(gòu)
2.2 總線概念
2.2.1 什么是總線
2.2.2 總線構(gòu)成
2.2.3 總線性能指標(biāo)
2.3 總線分類
2.3.1 片內(nèi)總線
2.3.2 主板局部總線
2.3.3 系統(tǒng)總線
2.3.4 通信總線
2.4 總線操作
2.4.1 總線操作步驟
2.4.2 總線仲裁
2.4.3 總線傳送控制方式
2.5 常用總線舉例
2.5.1 ISA總線
2.5.2 EISA總線
2.5.3 PCI總線
2.5.4 USB總線
2.5.5 IEEE 1394串行總線(FireWire)
習(xí)題
第3章 存儲(chǔ)器
3.1 存儲(chǔ)器系統(tǒng)
3.1.1 存儲(chǔ)器的作用
3.1.2 存儲(chǔ)器編址與尋址
3.2 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)
3.2.1 存儲(chǔ)器的層次結(jié)構(gòu)
3.2.2 各層次存儲(chǔ)器的作用
3.3 主存儲(chǔ)器的組成
3.3.1 存取操作
3.3.2 主存儲(chǔ)器組成
3.3.3 內(nèi)存儲(chǔ)器的主要性能指標(biāo)
3.4 半導(dǎo)體存儲(chǔ)器
3.4.1 內(nèi)存儲(chǔ)器分類
3.4.2 隨機(jī)存取存儲(chǔ)器RAM
3.4.3 讀存儲(chǔ)器
3.4.4 內(nèi)存儲(chǔ)器條
3.4.5 內(nèi)存條與主板
3.5 虛擬存儲(chǔ)管理技術(shù)
3.5.1 虛擬存儲(chǔ)管理
3.5.2 虛擬存儲(chǔ)方案
3.5.3 分段存儲(chǔ)管理技術(shù)
3.5.4 分頁(yè)存儲(chǔ)管理技術(shù)
3.6 高速緩沖存儲(chǔ)器Cache
3.6.1 存儲(chǔ)器系統(tǒng)
3.6.2 局部性原理
3.6.3 Cache存儲(chǔ)器數(shù)目和容量
3.6.4 Cache存儲(chǔ)器結(jié)構(gòu)
3.6.5 Cache性能
3.6.6 Cache存儲(chǔ)器寫(xiě)策略
3.6.7 替換算法和替換規(guī)則
習(xí)題
第4章 指令系統(tǒng)
4.1 指令格式
4.1.1 機(jī)器指令
4.1.2 機(jī)器指令格式
4.1.3 指令操作碼
4.1.4 指令地址碼
4.1.5 Intel系列微處理器的指令格式
4.2 指令的種類
4.2.1 傳送類指令
4.2.2 算術(shù)運(yùn)算類指令
4.2.3 邏輯運(yùn)算類指令
4.2.4 控制轉(zhuǎn)移類指令
4.2.5 處理器控制類指令
4.2.6 輸入/輸出類指令
4.2.7 新增加的指令
習(xí)題
第5章 尋址方式
5.1 尋址方式
5.1.1 指令尋址
5.1.2 操作數(shù)尋址
5.2 數(shù)據(jù)類型
5.2.1 數(shù)值數(shù)據(jù)在計(jì)算機(jī)內(nèi)的表示
5.2.2 常用的數(shù)值類型和格式
5.3 數(shù)據(jù)尋址方式
5.3.1 立即操作數(shù)尋址
5.3.2 寄存器操作數(shù)尋址
5.3.3 存儲(chǔ)器操作數(shù)尋址
習(xí)題
第6章 微處理器的組成
6.1 微處理器系統(tǒng)
6.1.1 微處理器硬件系統(tǒng)
6.1.2 微處理器——CPU的功能
6.1.3 CPU的構(gòu)成
6.2 寄存器
6.2.1 16位寄存器
6.2.2 32位寄存器
6.3 微處理器的組成原理
6.3.1 16位微處理器的組成原理
6.3.2 8086/8088的不足
6.3.3 32位微處理器的組成原理
6.4 Pentium采用的新技術(shù)
6.4.1 超標(biāo)量執(zhí)行
6.4.2 分支轉(zhuǎn)移預(yù)測(cè)技術(shù)
6.4.3 流水線技術(shù)
6.5 微機(jī)主板與微處理器
6.5.1 微處理器在主板上的位置
6.5.2 微處理器類型
6.5.3 微處理器的安裝
6.6 操作模式
6.6.1 16位微處理器的操作模式
6.6.2 32位微處理器的操作模式
習(xí)題
第7章 中斷技術(shù)
7.1 中斷的概念
7.1.1 概述
7.1.2 微機(jī)系統(tǒng)中的中斷
7.1.3 出現(xiàn)中斷的原因
7.1.4 中斷系統(tǒng)解決的問(wèn)題
7.1.5 Pentium微處理器的中斷
7.1.6 Pentium微處理器實(shí)模式下的中斷操作
7.1.7 Pentium保護(hù)模式下的中斷操作
7.1.8 Pentium微處理器的中斷系統(tǒng)功能
7.1.9 中斷響應(yīng)
7.2 中斷處理過(guò)程
7.2.1 保護(hù)現(xiàn)場(chǎng)
7.2.2 獲取中斷服務(wù)程序地址(僅向量型中斷)
7.2.3 調(diào)用中斷服務(wù)程序
7.2.4 恢復(fù)現(xiàn)場(chǎng)
7.2.5 中斷返回
7.3 異常與中斷
7.3.1 中斷源分類
7.3.2 異常和中斷向量
7.4 允許及禁止中斷
7.4.1 不可屏蔽中斷對(duì)未來(lái)的不可屏蔽中斷的屏蔽
7.4.2 IF屏蔽INTR
7.4.3 恢復(fù)標(biāo)志位RF對(duì)調(diào)試故障的屏蔽
7.4.4 MOV和POP指令對(duì)堆棧段中某些異常和中斷的屏蔽
7.5 中斷描述符表
7.5.1 異常和中斷同時(shí)存在時(shí)的優(yōu)先級(jí)
7.5.2 中斷描述符表IDT
7.5.3 中斷描述符表內(nèi)描述符
7.6 中斷任務(wù)和中斷過(guò)程
7.6.1 中斷過(guò)程
7.6.2 中斷任務(wù)
7.7 中斷舉例
習(xí)題
第8章 輸入/輸出接口與控制
8.1 接口技術(shù)基礎(chǔ)
8.1.1 接口的基本功能
8.1.2 接口的組成
8.1.3 接口上的信息交換
8.1.4 接口類型
8.1.5 端口及其編址方式
8.1.6 驅(qū)動(dòng)程序
8.2 輸入/輸出控制
8.2.1 程序控制I/O方式
8.2.2 中斷控制I/O方式
8.2.3 DMA I/O控制方式
8.3 串行接口
8.3.1 串行數(shù)據(jù)的傳送方式
8.3.2 串行通信原理
8.3.3 串行接口數(shù)據(jù)通信
8.3.4 RS-232C接口
8.3.5 SATA硬盤(pán)驅(qū)動(dòng)器接口
8.4 并行接口
8.4.1 并行接口概念
8.4.2 并行傳輸
8.4.3 并行接口的作用
8.4.4 并行接口的特點(diǎn)
8.4.5 并行接口的功能
8.4.6 并行接口的構(gòu)成
8.4.7 并行接口的操作
8.4.8 SCSI接口
8.5 常用輸入/輸出設(shè)備及接口
8.5.1 鍵盤(pán)及接口
8.5.2 鼠標(biāo)器及接口
8.5.3 顯示器及接口
8.5.4 打印機(jī)及其接口技術(shù)
習(xí)題
第9章 高檔微機(jī)技術(shù)
9.1 微機(jī)技術(shù)發(fā)展
9.1.1 高能奔騰——Pentium Pro
9.1.2 多能奔騰——Pentium MMX
9.1.3 二代奔騰——Pentium Ⅱ
9.1.4 多能奔騰二代——PentiumⅢ
9.1.5 Pentium 4
9.2 64位技術(shù)
9.3 雙核技術(shù)
9.3.1 什么是雙核處理器
9.3.2 雙核技術(shù)
9.3.3 雙核微體系結(jié)構(gòu)
習(xí)題
參考文獻(xiàn)