計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)的發(fā)展歷程
1.2 計(jì)算機(jī)硬件的基本組成
1.2.1 主存儲(chǔ)器
1.2.2 運(yùn)算器
1.2.3 控制器
1.2.4 輸入輸出設(shè)備
1.2.5 計(jì)算機(jī)的總線結(jié)構(gòu)
1.3 程序設(shè)計(jì)語(yǔ)言和計(jì)算機(jī)的層次結(jié)構(gòu)
1.4 計(jì)算機(jī)的主要性能指標(biāo)
1.4.1 機(jī)器字長(zhǎng)
1.4.2 運(yùn)行速度
習(xí)題
第2章 運(yùn)算方法與運(yùn)算器
2.1 數(shù)制與編碼
2.1.1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
2.1.2 機(jī)器數(shù)的表示
2.1.3 十進(jìn)制數(shù)的二進(jìn)制編碼
2.1.4 非數(shù)值數(shù)據(jù)的表示
2.1.5 數(shù)據(jù)信息的校驗(yàn)
2.2 機(jī)器數(shù)的定點(diǎn)表示和浮點(diǎn)表示
2.2.1 定點(diǎn)數(shù)的表示
2.2.2 浮點(diǎn)數(shù)的表示
2.3 定點(diǎn)數(shù)加減法運(yùn)算
2.3.1 加法器及其進(jìn)位鏈
2.3.2 原碼加減運(yùn)算方法
2.3.3 補(bǔ)碼加減運(yùn)算方法
2.3.4 補(bǔ)碼加減運(yùn)算的邏輯實(shí)現(xiàn)
2.4 定點(diǎn)數(shù)移位運(yùn)算
2.5 定點(diǎn)乘法運(yùn)算
2.5.1 原碼乘法運(yùn)算
2.5.2 補(bǔ)碼乘法運(yùn)算
2.5.3 陣列乘法器
2.6 定點(diǎn)除法運(yùn)算
2.6.1 原碼除法運(yùn)算
2.6.2 補(bǔ)碼除法運(yùn)算
2.6.3 陣列除法器
2.7 浮點(diǎn)數(shù)的四則運(yùn)算
2.7.1 浮點(diǎn)加減運(yùn)算
2.7.2 浮點(diǎn)乘除運(yùn)算
2.8 運(yùn)算器的組織
2.8.1 邏輯運(yùn)算與算術(shù)邏輯單元ALU
2.8.2 定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
2.8.3 浮點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
習(xí)題
第3章 存儲(chǔ)器和存儲(chǔ)體系
3.1 存儲(chǔ)器概述
3.1.1 存儲(chǔ)器的分類
3.1.2 存儲(chǔ)器的性能指標(biāo)
3.2 半導(dǎo)體隨機(jī)存取存儲(chǔ)器
3.2.1 靜態(tài)隨機(jī)存取存儲(chǔ)位元
3.2.2 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)位元
3.2.3 半導(dǎo)體隨機(jī)存取存儲(chǔ)芯片
3.2.4 高級(jí)DRAM
3.3 半導(dǎo)體只讀存儲(chǔ)器
3.3.1 掩模型只讀存儲(chǔ)器
3.3.2 一次可編程只讀存儲(chǔ)器
3.3.3 可擦除可編程只讀存儲(chǔ)器
3.3.4 電可擦除可編程只讀存儲(chǔ)器
3.3.5 Flash存儲(chǔ)器
3.4 主存儲(chǔ)器的組織
3.4.1 主存儲(chǔ)器容量的擴(kuò)充
3.4.2 主存儲(chǔ)器的編址方式
3.5 并行存儲(chǔ)器
3.5.1 雙端口存儲(chǔ)器
3.5.2 多模塊交叉存儲(chǔ)器
3.5.3 相聯(lián)存儲(chǔ)器
　　……
第4章 指令系統(tǒng)
第5章 控制器和中央處理器
第6章 輸入輸出系統(tǒng)
第7章 系統(tǒng)總線