注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學(xué)技術(shù)計算機/網(wǎng)絡(luò)計算機輔助設(shè)計與工程計算AutoCAD深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計

深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計

深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計

定 價:¥29.80

作 者: (加)貝茲(Betz,V),(加)馬夸特(Marquardt,A),(加)羅斯(Rose.J) 著;王伶俐,楊萌,周學(xué)功 譯
出版社: 電子工業(yè)出版社
叢編項:
標 簽: AutoCAD及計算機輔助設(shè)計

ISBN: 9787121074554 出版時間: 2008-11-01 包裝: 平裝
開本: 16開 頁數(shù): 210 字數(shù):  

內(nèi)容簡介

  《深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計》譯自加拿大Vaughn Betz所著的《Architecture and CAD for Deepsubmicron FPGAs》,《深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計》是FPGA硬件結(jié)構(gòu)設(shè)計和軟件算法開發(fā)的經(jīng)典之作?!渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計》詳細論述了在高性能FPGA結(jié)構(gòu)設(shè)計和CAD軟件開發(fā)中的要點,著重探討了對深亞微米FPGA至關(guān)重要的技術(shù)和學(xué)術(shù)問題?!渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計》不討論如何使用商用的FPGA器件,而是側(cè)重于自主研究設(shè)計FPGA芯片結(jié)構(gòu)和軟件算法。通過分析和比較不同的可編程硬件結(jié)構(gòu)、優(yōu)化算法,得出提高FPGA芯片結(jié)構(gòu)效率和算法性能的基本方法?!渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計》適合于電子和計算機技術(shù)專業(yè)高年級本科生和研究生使用,也可供通信、軟件和機電類研究生、教師,以及相關(guān)專業(yè)技術(shù)人員參考。

作者簡介

暫缺《深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計》作者簡介

圖書目錄

第1章 引言
 1.1 FPGA概述
 1.2 FPGA結(jié)構(gòu)問題
1.3 研究方法和CAD工具
1.4 本書結(jié)構(gòu)
1.5 致謝
第2章 背景知識與之前的研究工作
2.1 FPGA結(jié)構(gòu)
2.1.1 FPGA可編程技術(shù)
2.1.2 FPGA邏輯單元塊結(jié)構(gòu)
2.1.3 FPGA布線結(jié)構(gòu)
2.2 FPGA CAD工具
2.2.1 綜合和邏輯單元塊打包
2.2.2 布局
2.2.3 布線
2.2.4 延時模型
2.2.5 時序分析
2.3 小結(jié)
第3章 CAD工具:打包和布局
3.1 邏輯單元塊打包
3.1.1 基于簇的邏輯單元塊
3.1.2 基本邏輯單元塊打包算法:VPack
3.1.3 時序驅(qū)動邏輯單元塊打包算法:T-VPack
3.1.4 T-VPack和VPack的比較
3.2 布局:VPR
3.2.1 V:PR布局工具概述
3.2.2 新型自適應(yīng)退火方案
3.2.3 新型成本函數(shù):線性擁擠
  3.2.4 線網(wǎng)邊界框的增量式更新方法
3.3 小結(jié)
第4章 布線工具和布線結(jié)構(gòu)生成
4.1 CAD流程中VPR的地位
4.2 參數(shù)化結(jié)構(gòu)及其生成
4.2.1 參數(shù)化結(jié)構(gòu)
4.2.2 布線資源圖
4.2.3 參數(shù)化結(jié)構(gòu)的自動生成
4.3 布通率驅(qū)動布線器
4.3.1 成本函數(shù)和布線策略
4.3.2 速度的改進
4.4 時序驅(qū)動布線器
4.4.1 Elmore延時模型的優(yōu)點
4.4.2 Elmore延時的直接優(yōu)化
4.4.3 線網(wǎng)布線算法復(fù)雜度
4.4.4 動態(tài)基本成本函數(shù)
4.4.5 布線策略
4.5 延時提取和時序分析
4.6 布線器和布局算法的驗證
4.6.1 布通率驅(qū)動布線器和布局算法
4.6.2 時序驅(qū)動布線器
4.7 小結(jié)
第5章 全局布線結(jié)構(gòu)
5.1 研究出發(fā)點
5.2 實驗方法
5.2.1 CAD流程
5.2.2 面積利用率的衡量指標
5.2.3 FPGA結(jié)構(gòu)的重要細節(jié)
5.3 實驗結(jié)果:偏向型布線結(jié)構(gòu)
5.3.1 邏輯單元塊方形陣列的結(jié)果
5.3.2 邏輯單元塊矩形陣列的結(jié)果
  ……
第6章 基于簇結(jié)構(gòu)的邏輯塊
第7章 詳細互連結(jié)構(gòu)
第8章 結(jié)論和后續(xù)工作
附錄A VPR中的視圖
附錄B EPGA電路和工藝建模
附錄C 互連晶體管和金屬線的尺寸
參考文獻
關(guān)鍵詞索引
專業(yè)名詞中英文對照

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號