數(shù)字系統(tǒng)電子自動(dòng)化設(shè)計(jì)教程

定　價(jià)：￥23.00

作　者：	梁淼、劉會(huì)軍
出版社：	北京理工大學(xué)出版社
叢編項(xiàng)：	CPLD原理與應(yīng)用
標(biāo)　簽：	維修

購(gòu)買這本書可以去

ISBN：	9787564017132	出版時(shí)間：	2008-01-01	包裝：	平裝
開本：	16	頁(yè)數(shù)：	171	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　了適應(yīng)電子系統(tǒng)設(shè)計(jì)技術(shù)的發(fā)展，培養(yǎng)應(yīng)用型、創(chuàng)新型、綜合型、可參與市場(chǎng)競(jìng)爭(zhēng)的電子技術(shù)人才，提高學(xué)生綜合應(yīng)用數(shù)字系統(tǒng)理論、可編程邏輯器件和計(jì)算機(jī)等先進(jìn)設(shè)備及技術(shù)的能力，編寫了本教材。本教材既可以作為高年級(jí)本科生和研究生數(shù)字系統(tǒng)自動(dòng)化設(shè)計(jì)方法等課程的教材，又可以作為電子工程技術(shù)人員的參考資料。全書共有6章，其中第1章主要介紹了PLD的發(fā)展及現(xiàn)狀；第2章展現(xiàn)了現(xiàn)代可編程邏輯器件的結(jié)構(gòu)特點(diǎn)和應(yīng)用優(yōu)勢(shì)；第3章講述了數(shù)字系統(tǒng)設(shè)計(jì)的控制算法語(yǔ)言及在系統(tǒng)可編程技術(shù)；第4章講解了在設(shè)計(jì)中需要使用的國(guó)際通用硬件描述語(yǔ)言（VHDL）基礎(chǔ)；第5章給出了Altera公司的可編程邏輯器件開發(fā)軟件QuartusⅡ的使用方法、使用技巧和相關(guān)事項(xiàng)；第6章為讀者提供了許多應(yīng)用VHDL語(yǔ)言的設(shè)計(jì)實(shí)例。

作者簡(jiǎn)介

暫缺《數(shù)字系統(tǒng)電子自動(dòng)化設(shè)計(jì)教程》作者簡(jiǎn)介

圖書目錄

第1章  緒論
§1.1  數(shù)字系統(tǒng)電子自動(dòng)化設(shè)計(jì)和PLD的發(fā)展概況
1.1.1  數(shù)字系統(tǒng)電子自動(dòng)化設(shè)計(jì)的歷程
1.1.2  可編程邏輯器件的發(fā)展概述
§1.2  可編程邏輯器件的基本結(jié)構(gòu)
1.2.1  簡(jiǎn)單可編程邏輯器件（SPLD）的基本結(jié)構(gòu)
1.2.2  PAL的原理與使用
1.2.3  GAL的原理與特點(diǎn)
§1.3  可編程ASIC及其特點(diǎn)
1.3.1  可編程ASIC簡(jiǎn)介
1.3.2  可編程ASIC的特點(diǎn)及發(fā)展
§1.4  可編程邏輯器件的分類
1.4.1  按互連特性分類
1.4.2  按編程方法分類
1.4.3  按器件結(jié)構(gòu)的復(fù)雜程度分類
1.4.4  PLD的主流廠商及主要產(chǎn)品簡(jiǎn)介
第2章  現(xiàn)代可編程邏輯器件
§2.1  概述
§2.2  Altera的典型可編程邏輯器件
2.2.1  FLEXlOK系列
2.2.2  MAX7000系列
§2.3  Altera器件的邊界掃描測(cè)試
2.3.1  引言
2.3.2  IEEE 1149.1—1990邊界掃描測(cè)試的結(jié)構(gòu)
2.3.3  邊界掃描寄存器
2.3.4  JTAG BST操作模式控制
2.3.5  JTAG BST操作的使能及原則
2.3.6  邊界掃描描述語(yǔ)言（PSDL）
§2.4  可編程邏輯器件設(shè)計(jì)中的基本問(wèn)題及使用該器件的工作條件
2.4.1  引言
2.4.2  可編程邏輯器件設(shè)計(jì)中的若干基本問(wèn)題
2.4.3  可編程邏輯器件的工作要求
§2.5  Altera器件的配置與下載
2.5.1  引言
2.5.2  ByteBlaster并口下載電纜及使用
2.5.3  BitBlaster串行下載電纜及使用
第3章  現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
§3.1  概述
§3.2  現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法
3.2.1  ASM圖的圖形符號(hào)
3.2.2  ASM圖的硬件實(shí)現(xiàn)
3.2.3  用ASM圖設(shè)計(jì)小型數(shù)字系統(tǒng)
§3.3  用寄存器傳輸語(yǔ)言（RTL）實(shí)現(xiàn)數(shù)字系統(tǒng)簡(jiǎn)述
§3.4  數(shù)字系統(tǒng)的自動(dòng)化設(shè)計(jì)流程
3.4.1  自頂向下的設(shè)計(jì)方法
3.4.2  數(shù)字系統(tǒng)自動(dòng)化設(shè)計(jì)的流程
3.4.3  在系統(tǒng)編程技術(shù)（ISP）
第4章  VHDL語(yǔ)言基礎(chǔ)
§4.1  硬件描述語(yǔ)言概述
§4.2  VHDL語(yǔ)言數(shù)據(jù)類型及運(yùn)算操作符
4.2.1  VHDL語(yǔ)言的標(biāo)識(shí)符
4.2.2  VHDL語(yǔ)言中的對(duì)象
4.2.3  VHDL語(yǔ)言的數(shù)據(jù)類型
4.2.4  VHDL語(yǔ)言的運(yùn)算操作符
§4.3  VHDL語(yǔ)言程序結(jié)構(gòu)
4.3.1  實(shí)體
4.3.2  構(gòu)造體
4.3.3  庫(kù)（Library）
4.3.4  包集合（Package）
4.3.5  配置（Configuration）
§4.4  VHDL語(yǔ)言的主要描述語(yǔ)句
4.4.1  順序（Sequential）描述語(yǔ)句
4.4.2  并發(fā)（Concurrent）描述語(yǔ)句
第5章  可編程邏輯器件的開發(fā)系統(tǒng)
§5.1  概述
§5.2  Quartus Ⅱ開發(fā)系統(tǒng)
5.2.1  Quartus Ⅱ 6.0的安裝及設(shè)計(jì)流程
5.2.2  Quartus Ⅱ軟件的快捷鍵
5.2.3  VHDL文本設(shè)計(jì)輸入的流程
5.2.4  原理圖設(shè)計(jì)輸入的流程
§5.3  Quartus Ⅱ開發(fā)系統(tǒng)使用進(jìn)階
5.3.1  編輯用戶庫(kù)
5.3.2  Altera公司的IP Core
5.3.3  在編譯平面圖中查看適配結(jié)果
5.3.4  由RTL Viewer觀看電路結(jié)構(gòu)
5.3.5  由Fechnology Map Viewer觀看綜合結(jié)果
第6章  邏輯電路設(shè)計(jì)實(shí)例
§6.1  組合邏輯電路設(shè)計(jì)
6.1.1  簡(jiǎn)單門電路設(shè)計(jì)
6.1.2  編碼器、譯碼器電路設(shè)計(jì)
6.1.3  運(yùn)算器電路設(shè)計(jì)
6.1.4  緩沖器電路設(shè)計(jì)
§6.2  時(shí)序邏輯電路設(shè)計(jì)
6.2.1  觸發(fā)器電路設(shè)計(jì)
6.2.2  分頻器電路設(shè)計(jì)
6.2.3  計(jì)數(shù)器電路設(shè)計(jì)
6.2.4  移位寄存器電路設(shè)計(jì)
§6.3  邏輯電路應(yīng)用設(shè)計(jì)
6.3.1  應(yīng)用設(shè)計(jì)實(shí)例一：數(shù)字密碼鎖設(shè)計(jì)
6.3.2  應(yīng)用設(shè)計(jì)實(shí)例二：提升機(jī)松繩故障自動(dòng)保護(hù)器設(shè)計(jì)
參考文獻(xiàn)