Solaris應(yīng)用程序設(shè)計(jì)

定　價(jià)：￥49.00

作　者：	（英）格夫、GOVE、D 著；（董峻峰）（劉子銳）張偉譯
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	Solaris

購買這本書可以去

ISBN：	9787111238782	出版時間：	2008-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	319	字?jǐn)?shù)：

內(nèi)容簡介

　　本書是在Solaris環(huán)境中優(yōu)化應(yīng)用程序性能的綜合指南。從系統(tǒng)性能的基本原理到使用性能分析和優(yōu)化工具再到各種操作細(xì)節(jié)，本書利用大量的方法和實(shí)例向開發(fā)者和軟件架構(gòu)師展現(xiàn)了如何從Solaris系統(tǒng)和應(yīng)用程序中獲取更多有用的東西。無論您是性能分析與優(yōu)化的初學(xué)者還是一位正在尋找解決性能問題最有效方法的開發(fā)專家，這本實(shí)用的指南都會給你背景信息、提示和技巧，以便您可以在Solaris平臺上開發(fā)、優(yōu)化和調(diào)試應(yīng)用程序。本書的開始部分對影響系統(tǒng)性能的各個方面做了總結(jié)，接下來詳細(xì)介紹了許多開發(fā)者使用的工具，包括Solaris操作系統(tǒng)和Sun StLldio編譯器，然后使用真實(shí)的例子使讀者從抽象的概念中脫離出來。

作者簡介

　　Darryl Gore是Sun Microsystems公司編譯器性能設(shè)計(jì)小組的高級工程師，致力于在當(dāng)前和未來的UllraSPARC系統(tǒng)上分析與優(yōu)化應(yīng)用程序性能。他不但經(jīng)常為SDN（http：//developerssun corn）供稿，而且維護(hù)著一個以開發(fā)為主題的博客（http：//blogs sun com/d）。在加入Sun公司之前，Darryl曾經(jīng)為幾家研究軟件架構(gòu)和開發(fā)的英國組織工作并于英國南安普敦大學(xué)獲得運(yùn)籌學(xué)碩士和博士學(xué)位。

圖書目錄

譯者序
前言
第一部分處理器綜述
　第1章常規(guī)的處理器
　1.1　本章目標(biāo)
　1.2　處理器的組成
　1.3　時鐘速率
　1.4　亂序執(zhí)行處理器
　1.5　芯片多線程
　1.6　執(zhí)行管道
　1.6.1　指令時延
　1.6.2　裝入／存儲管道
　1.6.3　整型操作管道
　1.6.4　分支管道
　1.6.5　浮點(diǎn)管道
　1.7　高速緩存
　1.8　系統(tǒng)交互
　1.8.1　帶寬與時延
　1.8.2　系統(tǒng)總線
　1.9　虛擬內(nèi)存
　1.9.1　概述
　1.9.2　TLB和頁面大小
　1.10　內(nèi)存的索引和標(biāo)記
　1.11　指令集架構(gòu)
　第2章　SPARC家族
　2.1　本章目標(biāo)
　2.2　UltraSPARC家族
　2.2.1　SPARC體系結(jié)構(gòu)的歷史
　2.2.2　UlltraSPARC處理器
　2.3　SPARC指令集
　2.3.1　SPARC指令集簡介
　2.3.2　整數(shù)寄存器
　2.3.3　寄存器窗
　2.3.4　浮點(diǎn)寄存器
　2.4　32位和64位代碼
　2.5　U1ltraSPARCⅢ系列處理器
　2.5.1　CPU的核心
　2.5.2　與內(nèi)存的通信
　2.5.3　預(yù)取
　2.5.4　數(shù)據(jù)高速緩存不命中時裝入操作的停頓
　2.5.5　基于UltraSPARCⅢ的系統(tǒng)
　2.5.6　全存儲順序
　2.6　U1traSPARC T1
　2.7　UltraSPARC T2
　2.8　SPARC64Ⅵ
　第3章　x64處理器家族
　3.1　本章目標(biāo)
　3.2　x64處理器家族
　3.3　x86處理器：CISC和RISC
　3.4　字節(jié)順序
　3.5　處理器指令格式
　3.6　寄存器
　3.7　指令集擴(kuò)展與浮點(diǎn)計(jì)算
　3.8　內(nèi)存操作順序
第二部分　開發(fā)工具
　第4章　信息工具
　4.1　本章目標(biāo)
　4.2　報(bào)告系統(tǒng)配置的工具
　4.2.1　簡介
　4.2.2　報(bào)告一般系統(tǒng)信息
　4.2.3　啟用虛擬處理器
　4.2.4　通過處理器的集合或者綁定來控制處理器的使用
　4.2.5　報(bào)告硬件支持的指令集
　4.2.6　報(bào)告硬件支持的TLB
　　……
第三部分　優(yōu)化技術(shù)
第四部分　線程化和吞吐量
第五部分　總述