數(shù)字電路：分析與設(shè)計(jì)

第1章　數(shù)制與編碼
1.1　數(shù)制
1.2　數(shù)制轉(zhuǎn)換
1.2.1　二、八、十六進(jìn)制到十進(jìn)制的轉(zhuǎn)換
1.2.2　二、八、十六進(jìn)制之間的轉(zhuǎn)換
1.2.3　十進(jìn)制到二、八、十六進(jìn)制的轉(zhuǎn)換
1.3　二進(jìn)制符號(hào)數(shù)的表示方法
1.3.1　原碼表示法
1.3.2　反碼表示法
1.3.3　補(bǔ)碼表示法
1.3.4　符號(hào)數(shù)小結(jié)
1.4 二-十進(jìn)制編碼（BCD碼）
1.5　格雷（Gray）碼
1.6　ASCII符
1.7　檢錯(cuò)碼和糾錯(cuò)碼
1.7.1　檢錯(cuò)碼
1.7.2　糾錯(cuò)碼
本章小結(jié)
習(xí)題
第2章　邏輯代數(shù)基礎(chǔ)
　2.1　概述
　2.1.1　事物的二值性
　 2.1.2　布爾代數(shù)
　2.2　邏輯變量和邏輯函數(shù)
2.2.1　基本的邏輯運(yùn)算和邏輯變量
2.2.2　邏輯函數(shù)
2.2.3　邏輯函數(shù)與邏輯電路的關(guān)系
　2.3　邏輯代數(shù)的基本運(yùn)算規(guī)律
2.3.1　邏輯代數(shù)的基本定律
2.3.2　三個(gè)重要規(guī)則
2.3.3　邏輯代數(shù)的基本定理
2.3.4　復(fù)合邏輯運(yùn)算和復(fù)合邏輯門(mén)
　2.4　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
　 2.4.1　最小項(xiàng)和最大項(xiàng)
　 2.4.2　標(biāo)準(zhǔn)表達(dá)式和真值表
　2.5　邏輯函數(shù)的代數(shù)化簡(jiǎn)法
　 2.5.1　化簡(jiǎn)邏輯函數(shù)的意義及化簡(jiǎn)方法
　 2.5.2　代數(shù)化簡(jiǎn)法
　2.6　邏輯函數(shù)的卡諾圖化簡(jiǎn)法
　 2.6.1　卡諾圖（K圖）
　 2.6.2　最小項(xiàng)的合并規(guī)律
　 2.6.3　用卡諾圖化簡(jiǎn)邏輯函數(shù)
　 2.6.4　多輸出邏輯函數(shù)的卡諾圖化簡(jiǎn)法
　2.7　非完全描述邏輯函數(shù)
　 2.7.1　非完全描述邏輯函數(shù)
　 2.7.2　利用無(wú)關(guān)項(xiàng)化簡(jiǎn)非完全描述邏輯函數(shù)
　2.8　邏輯函數(shù)的描述
　 2.8.1　邏輯函數(shù)的描述方法
　 2.8.2　邏輯函數(shù)描述方法之間的轉(zhuǎn)換
　本章小結(jié)
　習(xí)題
第3章　邏輯門(mén)電路
3.1　概述
3.2 晶體管的開(kāi)關(guān)作用
3.2.1　二極管的開(kāi)關(guān)作用
3.2.2　三極管的開(kāi)關(guān)特性
3.3　基本邏輯門(mén)電路
3.4　TTL集成門(mén)電路
3.4.1　TTL與非門(mén)的基本原理
3.4.2　TTL與非門(mén)的特性及參數(shù)
3.5 其他類(lèi)型的TTL“與非”門(mén)電路
3.5.1　集電極開(kāi)路“與非”門(mén)（OC門(mén)）
3.5.2　三態(tài)輸出“與非”門(mén)（TS門(mén)）
3.6　MOS門(mén)電路
3.6.1　CMOS反相器
3.6.2　其他邏輯功能的CMOS門(mén)電路
3.6.3　CMOS門(mén)電路的特點(diǎn)及使用
3.7 TTL與CMOS電路的級(jí)聯(lián)
　　3.7.1 由TTL驅(qū)動(dòng)CMOS
　　3.7.2　由CMOS驅(qū)動(dòng)TTL
　本章小結(jié)
　習(xí)題
第4章　組合邏輯電路
第5章　觸發(fā)器
第6章　常用時(shí)序電路組件
第7章　時(shí)序邏輯電路　
第8章　脈沖信號(hào)的產(chǎn)生和整形
第9章　數(shù)－模、模－數(shù)變換器
第10章　存儲(chǔ)器及可編程器件概述
附錄　基本邏輯單元符號(hào)對(duì)照表
參考文獻(xiàn)