數(shù)字系統(tǒng)測試

定　價：￥89.00

作　者：	（美）查（Jha，N.）等著，王新安等譯
出版社：	電子工業(yè)出版社
叢編項：
標(biāo)　簽：	人工智能

購買這本書可以去

ISBN：	9787121045424	出版時間：	2007-06-01	包裝：	平裝
開本：	16開	頁數(shù)：	704	字?jǐn)?shù)：

內(nèi)容簡介

　　在半導(dǎo)體集成電路的設(shè)計與制造過程中，測試的重要性越來越突出，有關(guān)數(shù)字系統(tǒng)測試方面的書籍也不斷出現(xiàn)，《數(shù)字系統(tǒng)測試》是這些書籍中內(nèi)容十分全面豐富的一本?！稊?shù)字系統(tǒng)測試》系統(tǒng)地介紹了數(shù)字系統(tǒng)測試相關(guān)方面的知識，包括基礎(chǔ)內(nèi)容方面的自動測試向量生成、可測性設(shè)計、內(nèi)建自測試等，高級內(nèi)容方面包括IDDQ測試、功能測試、延遲故障測試、CMOS測試、存儲器測試以及故障診斷等，并論述了最新的測試技術(shù)，包括各種故障模型的測試生成、集成電路不同層次的測試技術(shù)以及系統(tǒng)芯片的測試綜合等，其內(nèi)容涵蓋了當(dāng)前數(shù)字系統(tǒng)測試與可測試性設(shè)計方面的基礎(chǔ)知識與研究現(xiàn)狀等?！稊?shù)字系統(tǒng)測試》可作為高等學(xué)校計算機(jī)、微電子、電子工程等專業(yè)的高年級本科生和研究生的教材與參考書，也可供從事相關(guān)領(lǐng)域工作，特別是集成電路設(shè)計與測試的科研與工程技術(shù)人員參考。

作者簡介

　　Niraj Jha是普林斯頓大學(xué)電氣工程系的教授，同時是嵌入式系統(tǒng)芯片設(shè)計中心的負(fù)責(zé)人，他目前的研究工作集中在嵌入式系統(tǒng)芯片的綜合與測試方面。他是IEEE會士，《IEEE VLSI系統(tǒng)學(xué)報》（IEEE Transactions on VLSI Systems）和《電子測試：理論與應(yīng)用雜志》（Journal of Electronic Testing： Theory and Aplications， JETTA）的副主編，同時因研究工作出色是美國電報電話公司（AT＆T）基金獎和日本電器公司（NEC）導(dǎo)師獎的獲得者。

圖書目錄

內(nèi)容簡介
序
出版說明
譯者序
序言
第1章緒論
1.1 故障及其表現(xiàn)
1.2 故障分析
1.3 測試分類
1.4 故障覆蓋率要求
1.5 測試經(jīng)濟(jì)學(xué)
小結(jié)
習(xí)題
參考文獻(xiàn)
第2章故障模型
2.1 電路的不同抽象層次
2.2 不同抽象層次的故障模型
2.3 歸納故障分析
2.4 故障模型間的關(guān)系
小結(jié)
習(xí)題
參考文獻(xiàn)
第3章組合邏輯與故障模擬
3.1 簡介
3.2 預(yù)備知識
3.3 邏輯模擬
3.4 故障模擬基礎(chǔ)
3.5 故障模擬方式
3.6 近似的低復(fù)雜度故障模擬
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第4章組合電路的測試生成
4.1 簡介
4.2 復(fù)合電路表示與值系統(tǒng)
4.3 測試生成基礎(chǔ)
4.4 蘊涵
4.5 結(jié)構(gòu)化測試生成算法：預(yù)備知識
4.6 特定的結(jié)構(gòu)化測試生成情況
4.7 非結(jié)構(gòu)化測試生成技術(shù)
4.8 測試生成系統(tǒng)
4.9 減少測試中散熱和噪聲的測試生成
小結(jié)
補充閱讀材料
習(xí)題
附錄4.A 蘊涵過程
參考文獻(xiàn)
第5章時序電路的測試向量自動生成
5.1 時序ATPG方法與故障的分類
5.2 故障壓縮
5.3 故障模擬
5.4 同步電路的測試生成
5.5 異步電路的測試生成
5.6 測試壓縮
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第6章 /DDQ測試
6.1 簡介
6.2 組合ATPG
6.3 時序ATPG
6.4 組合電路的故障診斷
6.5 內(nèi)建電流檢測器
6.6 基于電流檢測測試的先進(jìn)概念
6.7 /DDQ測試的經(jīng)濟(jì)學(xué)
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第7章功能測試
7.1 通用測試集合
7.2 偽窮舉測試
7.3 重復(fù)邏輯陣列測試
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第8章延遲故障測試
8.1 簡介
8.2 組合測試生成
8.3 組合故障模擬
8.4 組合延遲故障診斷
8.5 時序測試生成
8.6 時序故障模擬
8.7 延遲故障測試的缺陷與補救方法
8.8 非常規(guī)的延遲故障測試技術(shù)
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第9章 CMOS測試
9.1 動態(tài)CMOS電路的測試
9.2 靜態(tài)CMOS電路的測試
9.3 健壯性可測性設(shè)計
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第10章故障診斷
10.1 簡介
10.2 符號與基本定義
10.3 用于診斷的故障模型
10.4 因果診斷
10.5 果因診斷
10.6 診斷的向量生成
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第11章可測試性設(shè)計
11.1 引言
11.2 掃描設(shè)計
11.3 部分掃描
11.4 掃描鏈的組織和應(yīng)用
11.5 邊界掃描
11.6 其他測試目標(biāo)的可測試行設(shè)計
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第12章內(nèi)建自測試
12.1 簡介
12.2 測試向量生成器
12.3 測試長度估算
12.4 改善可測性的測試點
12.5 對給定電路定制向量生成器
12.6 響應(yīng)壓縮
12.7 線性壓縮的混淆現(xiàn)象分析
12.8 BIST方法學(xué)
12.9 原位內(nèi)建自測試方法學(xué)
12.10 基于掃描的BIST方法
12.11 延遲故障測試的：BIST
12.12 減少開關(guān)動作的BIST技術(shù)
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第13章可測試性綜合
13.1 固定故障可測試性的組合邏輯綜合
13.2 延遲故障可測試性的組合邏輯綜合
13.3 固定故障可測試性的時序邏輯綜合
13.4 延遲故障可測試性的時序邏輯綜合
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第14章存儲器測試
14.1 存儲器測試的目標(biāo)
14.2 存儲器芯片的建模
14.3 簡化的功能故障
14.4 傳統(tǒng)測試
14.5 行程測試
14.6 偽隨機(jī)存儲器的測試
小結(jié)
習(xí)題
參考文獻(xiàn)
第15章高級測試綜合
15.1 簡介
15.2 RTL測試生成
15.3 RTL故障仿真
15.4 RTL的可測性設(shè)計
15.5 RTL的內(nèi)建自測試
15.6 可測試性的行為改進(jìn)
15.7 可測試性的行為綜合
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)
第16章系統(tǒng)芯片的測試綜合
16.1 簡介
16.2 核級測試
16.3 核測試訪問
16.4 核測試包
小結(jié)
補充閱讀材料
習(xí)題
參考文獻(xiàn)