SoC設(shè)計(jì)與IP核重用技術(shù)

定　價(jià)：￥38.00

作　者：	馬光勝、馮剛
出版社：	國(guó)防工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	Protel/EDA

購(gòu)買這本書(shū)可以去

ISBN：	9787118046762	出版時(shí)間：	2006-08-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	340	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)以系統(tǒng)芯片（SoC）設(shè)計(jì)技術(shù)為主線，遵循SoC集成設(shè)計(jì)方法學(xué)，介紹了SoC基礎(chǔ)理論知識(shí)和最新設(shè)計(jì)方法。本書(shū)深入淺出而又不失嚴(yán)謹(jǐn)性，較為全面地論述國(guó)內(nèi)外具有發(fā)展前途的主要SoC設(shè)計(jì)技術(shù)，其中包含作者多年來(lái)的科研教學(xué)工作成果和心得。本書(shū)既為EDA工具的開(kāi)發(fā)者提供理論基礎(chǔ)，也為SoC芯片的設(shè)計(jì)者提供必要的專業(yè)知識(shí)。.本書(shū)共14章，涉及SoC系統(tǒng)設(shè)計(jì)方法學(xué)、系統(tǒng)驗(yàn)證方法、測(cè)試方法、IP可復(fù)用設(shè)計(jì)和數(shù)字/模擬混合電路設(shè)計(jì)等理論技術(shù)問(wèn)題，并討論在SoC設(shè)計(jì)過(guò)程中遇到的一般性問(wèn)題及解決方法。主要內(nèi)容包括：SoC設(shè)計(jì)與建模方法、軟/硬件協(xié)同設(shè)計(jì)與TLM、IP核的設(shè)計(jì)、IP重用策略和任務(wù)、SoC設(shè)計(jì)中的驗(yàn)證技術(shù)、片上總線、片上網(wǎng)絡(luò)NoC、混合信號(hào)SoC的設(shè)計(jì)、SoC低功耗設(shè)計(jì)、SoC嵌入式操作系統(tǒng)的分析與設(shè)計(jì)、核及SoC設(shè)計(jì)實(shí)例、可重構(gòu)SoC和基于IP重用的SoC測(cè)試技術(shù)。..每章后面都附有思考題供讀者學(xué)習(xí)。書(shū)后的附錄供讀者在深入進(jìn)行結(jié)構(gòu)分析和工程設(shè)計(jì)時(shí)參考。本書(shū)可作為高等院校微電子、計(jì)算機(jī)、通信、自動(dòng)控制以及相關(guān)專業(yè)的研究生、高年級(jí)本科生教材，同時(shí)也可供電子信息行業(yè)相關(guān)專業(yè)工程技術(shù)人員參考。...

作者簡(jiǎn)介

暫缺《SoC設(shè)計(jì)與IP核重用技術(shù)》作者簡(jiǎn)介

圖書(shū)目錄

第1章引言
　1.1 集成電路設(shè)計(jì)的特點(diǎn)
　1.2 集成電路設(shè)計(jì)方法的轉(zhuǎn)變
　1.3 SOC的關(guān)鍵技術(shù)
　　1.3.1 IP核重用設(shè)計(jì)
　　1.3.2 系統(tǒng)建模與軟／硬件協(xié)同設(shè)計(jì)
　　1.3.3 SoC測(cè)試和可測(cè)性設(shè)計(jì)
　　1.3.4 SoC的驗(yàn)證
　　1.3.5 互連效應(yīng)
　　1.3.6 物理綜合
　　1.3.7 低功耗設(shè)計(jì)
　1.4 SOC設(shè)計(jì)的標(biāo)準(zhǔn)化
　　1.4.1 IP模塊的標(biāo)準(zhǔn)化
　　1.4.2 片上總線的標(biāo)準(zhǔn)化
　　1.4.3 EDA工具接口的標(biāo)準(zhǔn)化
　1.5 Soc的嵌入式軟件
　思考題
第2章 SoC設(shè)計(jì)與建模方法
　2.1 SoC總體設(shè)計(jì)思想
　　2.1.1 SoC的硬件結(jié)構(gòu)和軟件特征
　　2.1.2 SoC的層次結(jié)構(gòu)設(shè)計(jì)
　　2.1.3 SoC的軟／硬件協(xié)同設(shè)計(jì)
　　2.1.4 SoC的仿真和測(cè)試
　2.2 S oC設(shè)計(jì)模式和流程
　　2.2.1 瀑布模式和螺旋模式
　　2.2.2 自頂向下和自底向上相結(jié)合的開(kāi)發(fā)流程
　　2.2.3 頂層系統(tǒng)的設(shè)計(jì)過(guò)程
　2.3 虛部件設(shè)計(jì)方法
　2.4 基于平臺(tái)的設(shè)計(jì)
　　2.4.1 平臺(tái)的分類
　　2.4.2 平臺(tái)中的處理器核
　　2.4.3 C*SOC仿真驗(yàn)證平臺(tái)
　2.5 基于模式的設(shè)計(jì)
　2.6 物理原型設(shè)計(jì)方法
　　2.6.1 層次化物理模塊設(shè)計(jì)
　　2.6.2 時(shí)序封閉性
　　2.6.3 交接模型
　2.7 仿生sOC模型
　　2.7.1 電子胚胎
　　2.7.2 生物系統(tǒng)在片上系統(tǒng)中的映射
　2.8 可調(diào)試設(shè)計(jì)
　2.9 系統(tǒng)集成
　　2.9.1 使用硬核設(shè)計(jì)
　　2.9.2 使用軟核設(shè)計(jì)
　思考題
第3章軟/硬件協(xié)同設(shè)計(jì)與刪
　3.1 軟/硬件協(xié)同設(shè)計(jì)
　　3.1.1 協(xié)同設(shè)計(jì)的需求
　　3.1.2 基本理論
　3.2 系統(tǒng)級(jí)描述語(yǔ)言SyStemC
　　3.2.1 SyStemC簡(jiǎn)介
　　3.2.2 SvstemC語(yǔ)言體系
　3.3 TLM建模及應(yīng)用
　　3.3.1 基本概念
　　3.3.2 事務(wù)級(jí)建模TLM
　　3.3.3 TLM在系統(tǒng)設(shè)計(jì)中的應(yīng)用
　　3.3.4 TLM建模與嵌入式軟件開(kāi)發(fā)
　　3.3.5 TLM模型到RTL模型的轉(zhuǎn)換
　思考題
第4章 IP核的設(shè)計(jì)
　4.1 IP技術(shù)的進(jìn)展
　4.2 IP核的特征
　4.3 IP核的設(shè)計(jì)過(guò)程
　4.4 IP核設(shè)計(jì)中的關(guān)鍵問(wèn)題
　4.5 IP核的綜合
　4.6 IP的最優(yōu)化設(shè)計(jì)
　4.7 硬核的設(shè)計(jì)
　　4.7.1 硬核設(shè)計(jì)中存在的問(wèn)題
……
第5章 IP重用策略和任務(wù)
第6章 SoC設(shè)計(jì)中的驗(yàn)證技術(shù)
第7章片上總線
第8章片上網(wǎng)絡(luò)NoC
第9章混合信號(hào)soC的設(shè)計(jì)
第10章 SoC低功耗設(shè)計(jì)
第11章 SoC嵌入式操作系統(tǒng)的分析與設(shè)計(jì)
第12章核及SoC設(shè)計(jì)實(shí)例
第13章可重構(gòu)SoC
第14章基于IP重用的SoC測(cè)試技術(shù)
附錄A SoC設(shè)計(jì)工具
附錄B SoC內(nèi)核測(cè)試標(biāo)準(zhǔn)IEEE P1500
參考文獻(xiàn)