Verilog HDL數(shù)字設(shè)計與綜合（第二版）

定　價：￥29.00

作　者：	（美）帕爾尼卡（Palnitkar,S.）著，夏宇聞等譯；夏宇聞譯
出版社：	電子工業(yè)出版社
叢編項：	國外電子與通信教材系列
標　簽：	VHDL

購買這本書可以去

ISBN：	9787121004681	出版時間：	2004-11-01	包裝：	膠版紙
開本：	小16開	頁數(shù)：	324	字數(shù)：

內(nèi)容簡介

　　本書從用戶的角度全面闡述了Verilog HDL語言的重要細節(jié)和基本設(shè)計方法，并詳細介紹了Verilog 2001版的主要改進部分。本書重點關(guān)注如何應(yīng)用Verilog語言進行數(shù)字電路和系統(tǒng)的設(shè)計和驗證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業(yè)的學習數(shù)字電路設(shè)計的大學本科高年級學生閱讀，也適合數(shù)字系統(tǒng)設(shè)計工程師和已具有多年Verilog設(shè)計工作經(jīng)驗的資深工程師參考。

作者簡介

　　Samir Palnitkar：畢業(yè)于印度理工學院電氣工程系，獲得學士學位，后來在美國西雅圖的華盛頓大學電氣工程系獲得碩士學位，接著在美國加州圣何塞州立大學獲得MBA學位。目前是美國Jambo Systems公司總裁，數(shù)字系統(tǒng)設(shè)計領(lǐng)域Verilog HDL建模、邏輯綜合和基于EDA的設(shè)計方法學等方面的公認權(quán)威。夏宇聞：多年來一直從事數(shù)字邏輯和嵌入式系統(tǒng)的設(shè)計研究，與國際設(shè)計界有密切的技術(shù)聯(lián)系。近十年來一直從事Verilog HDL的教學和設(shè)計研究工作，是國內(nèi)第一本 Verilog數(shù)字系統(tǒng)設(shè)計教材的作用，該書受到廣泛好評。

圖書目錄

第一部分 Verilog基礎(chǔ)知識
第1章 Verilog HDL數(shù)字設(shè)計綜述
1.1 數(shù)字電路CAD技術(shù)的發(fā)展歷史
1.2 硬件描述語言的出現(xiàn)
1.3 典型設(shè)計流程
1.4 硬件描述語言的意義
1.5 Verilog HDL的優(yōu)點
1.6 硬件描述語言的發(fā)展趨勢
第2章層次建模的概念
2.1 設(shè)計方法學
2.2 四位脈動進位計數(shù)器
2.3 模塊
2.4 模塊實例
2.5 邏輯仿真的構(gòu)成
2.6 舉例
2.7 小結(jié)
2.8 習題
第3章基本概念
3.1 詞法約定
3.2 數(shù)據(jù)類型
3.3 系統(tǒng)任務(wù)和編譯指令
3.4 小結(jié)
3.5 習題
第4章模塊和端口
4.1 模塊
4.2 端口
4.3 層次命名
4.4 小結(jié)
4.5 習題
第5章門級建模
5.1 門的類型
5.2 門延遲
5.3 小結(jié)
5.4 習題
第6章數(shù)據(jù)流建模
6.1 連續(xù)賦值語句
6.2 延遲
6.3 表達式、操作符和操作數(shù)
6.4 操作符類型
6.5 舉例
6.6 小結(jié)
6.7 習題
第7章行為級建模
7.1 結(jié)構(gòu)化過程語句
7.2 過程賦值語句
7.3 時序控制
7.4 條件語句
7.5 多路分支語句
7.6 循環(huán)語句
7.7 順序塊和并行塊
7.8 生成塊
7.9 舉例
7.10 小結(jié)
7.11 習題
第8章任務(wù)和函數(shù)
8.1 任務(wù)和函數(shù)的區(qū)別
8.2 任務(wù)
8.3 函數(shù)
8.4 小結(jié)
8.5 習題
第9章實用建模技術(shù)
9.1 過程連續(xù)賦值
9.2 改寫(覆蓋)參數(shù)
9.3 條件編譯和執(zhí)行
9.4 時間尺度
9.5 常用的系統(tǒng)任務(wù)
9.6 小結(jié)
9.7 習題
第二部分 Verilog高級主題
第1O章時序和延遲
10.1 延遲模型的類型
10.2 路徑延遲建模
10.3 時序檢查
10.4 延遲反標注
10.5 小結(jié)
10.6 習題
第11章開關(guān)級建模
11.1 開關(guān)級建模元件
11.2 舉例
11.3 小結(jié)
11.4 習題
第12章用戶自定義原語
12.1 UDP的基礎(chǔ)知識
12.2 表示組合邏輯的UDP
12.3 表示時序邏輯的UDP
12.4 UDP表中的縮寫符號
12.5 UDP設(shè)計指南
12.6 小結(jié)
12.7 習題
第13章編程語言接口
13.1 PLI的使用
13.2 PLI任務(wù)的連接和調(diào)用
13.3 內(nèi)部數(shù)據(jù)表示
13.4 PLI庫子程序
13.5 小結(jié)
13.6 習題
第14章使用Verilog HDL進行邏輯綜合
14.1 什么是邏輯綜合
14.2 邏輯綜合對數(shù)字設(shè)計行業(yè)的影響
14.3 Verilog HDL綜合
14.4 邏輯綜合流程
14.5 門級網(wǎng)表的驗證
14.6 邏輯綜合建模技巧
14.7 時序電路綜合舉例
14.8 小結(jié)
14.9 習題
第15章高級驗證技術(shù)
15.1 傳統(tǒng)的驗證流程
15.2 斷言檢查
15.3 形式化驗證
15.4 小結(jié)
第三部分附錄
附錄A 強度建模和高級線網(wǎng)類型定義
附錄B PLI子程序清單
附錄C 關(guān)鍵字、系統(tǒng)任務(wù)和編譯指令
附錄D 形式化語法定義
附錄E Verilog有關(guān)問題解答
附錄F Verilog舉例
參考文獻
譯者后記