數(shù)字電子技術(shù)基礎(chǔ)（普通高等教育十五國(guó)家級(jí)規(guī)劃教材）

第一章數(shù)制和碼制.
1.1概述
1.2幾種常用的數(shù)制
1.3不同數(shù)制間的轉(zhuǎn)換
1.4二進(jìn)制算數(shù)運(yùn)算
1.4.1二進(jìn)制算數(shù)運(yùn)算的特點(diǎn)
1.4.2反碼.補(bǔ)碼和補(bǔ)碼運(yùn)算
1.5幾種常用的編碼
本章小結(jié)
習(xí)題
第二章邏輯代數(shù)基礎(chǔ)
2.1概述
2.2邏輯代數(shù)中的三種基本運(yùn)算
2.3邏輯代數(shù)的基本公式和常用公式
2.3.1基本公式
2.3.2若干常用公式
2.4邏輯代數(shù)的基本原理
2.4.1代入定理
2.4.2反演定理
2.4.3對(duì)偶定理
2.5邏輯函數(shù)及其表示方法
2.5.1邏輯函數(shù)
2.5.2邏輯函數(shù)的表示方法
2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.6邏輯函數(shù)的化簡(jiǎn)方法
2.6.1公式化簡(jiǎn)法
2.6.2卡諾圖化簡(jiǎn)法
*2.6.3奎恩－麥克拉斯基化簡(jiǎn)法（Q-M法）
2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
2.7.1約束項(xiàng).任意項(xiàng)和邏輯函數(shù)中的無關(guān)項(xiàng)
2.7.2無關(guān)項(xiàng)在化簡(jiǎn)邏輯函數(shù)中的應(yīng)用
2.8用Multisim7進(jìn)行邏輯函數(shù)的化簡(jiǎn)與變換
本章小結(jié)
習(xí)題
第三章門電路
3.1概述
3.2半導(dǎo)體二極管門電路
3.2.1半導(dǎo)體二極管的開關(guān)特性
3.2.2二極管與門
3.2.3二極管或門
3.3CMOS門電路
3.3.1MOS管的開關(guān)特性
3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理
3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性
3.3.4CMOS反相器的動(dòng)態(tài)特性
3.3.5其他類型的CMOS門電路
3.3.6CMOS電路的正確使用
3.3.7CMOS數(shù)字集成電路的各種系列
*3.4其他類型的MOS集成電路
3.4.1PMOS電路
3.4.2NMOS電路
3.5TTL門電路
3.5.1雙極型三極管的開關(guān)特性
3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理
3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性
3.5.4TTL反相器的動(dòng)態(tài)特性
3.5.5其他門類的TTL門電路
3.5.6TTL數(shù)字集成電路的各種系列
*3.6其他類型的雙極型數(shù)字集成電路
3.6.1ECL電路
3.6.2I2L電路
*3.7Bi－CMOS電路
*3.8TTL電路與CMOS電路的接口
本章小結(jié)
習(xí)題
第四章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析方法和設(shè)計(jì)方法
4.2.1組合邏輯電路的分析方法
4.2.2組合邏輯電路的設(shè)計(jì)方法
4.3若干常用的組合邏輯電路
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器
4.3.4加法器
4.3.5數(shù)值比較器
4.4組合邏輯電路中的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象
4.4.1競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象及其成因
*4.4.2檢查競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法
4.4.3消除競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法
*4.5用Mutisim分析組合邏輯電路
本章小結(jié)
習(xí)題
第五章觸發(fā)器
5.1概述
5.2SR鎖存器
5.3電平觸發(fā)的觸發(fā)器
5.4脈沖觸發(fā)的觸發(fā)器
5.6觸發(fā)器的邏輯功能及其描述方法
5.6.1觸發(fā)器按邏輯功能的分類
5.6.2觸發(fā)器的電路結(jié)構(gòu)和邏輯功能.觸發(fā)方式的關(guān)系
*5.7觸發(fā)器的動(dòng)態(tài)特性
5.7.1SR鎖存器的動(dòng)態(tài)特性
5.7.2同步SR觸發(fā)器的動(dòng)態(tài)特性
5.7.3主從觸發(fā)器的動(dòng)態(tài)特性
5.7.4維持阻塞觸發(fā)器的動(dòng)態(tài)特性
本章小結(jié)
習(xí)題
第六章時(shí)序邏輯電路..
6.1概述
6.2時(shí)序邏輯電路的分析方法
6.2.1同步時(shí)序邏輯電路的分析方法
6.2.2時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換表.狀態(tài)轉(zhuǎn)換圖.狀態(tài)機(jī)流程圖和時(shí)序圖
*6.2.3異步時(shí)序邏輯電路的分析方法
6.3若干常用的時(shí)序邏輯電路
6.3.1寄存器和移位寄存器
6.3.2計(jì)數(shù)器
6.3.3順序脈沖發(fā)生器
*6.3.4序列信號(hào)發(fā)生器
6.4時(shí)序邏輯電路的設(shè)計(jì)方法
6.4.1同步時(shí)序邏輯電路的設(shè)計(jì)方法
6.4.3異步時(shí)序邏輯電路的設(shè)計(jì)方法
*6.4.4復(fù)雜時(shí)序電路的設(shè)計(jì)
*6.5時(shí)序邏輯電路中的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象
*6.6用Multisim7分析時(shí)序邏輯電路
本章小結(jié)
習(xí)題
第七章半導(dǎo)體存儲(chǔ)器
7.1概述
7.2只讀存儲(chǔ)器（ROM）
7.2.1掩模只讀存儲(chǔ)器
7.2.2可編程只讀存儲(chǔ)器(PROM)
7.2.3可擦除的可編程知道存儲(chǔ)器（EPROM）
7.3隨機(jī)存儲(chǔ)器（RAM）
7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）
*7.3.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
7.4存儲(chǔ)器容量的擴(kuò)展
7.4.1位擴(kuò)展方式
7.4.2字?jǐn)U展方式
7.5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
本章小結(jié)
習(xí)題
第八章 可編程邏輯器件
8.1概述
*8.2現(xiàn)場(chǎng)可編程邏輯陣列（FPLA）
8.3可編程陣列邏輯（PAL）
8.3.1PAL的基本電路結(jié)構(gòu)
8.3.2PAL的幾種輸出電路結(jié)構(gòu)和反饋形式
8.3.3PAL的應(yīng)用舉例
8.4通用陣列邏輯（GAL）
8.4.1GAL的電路結(jié)構(gòu)
8.4.2輸出邏輯宏單元
8.4.3GAL的輸入特性和輸出特性
8.5可擦除的可編程邏輯器件（EPLD）
8.5.1EPLD的基本結(jié)構(gòu)和特點(diǎn)
*8.5.2EPLD的與－或陣列
*8.5.3EPLD的輸出邏輯宏單元
8.6復(fù)雜的可編程邏輯器件（CPLD）
8.6.1CPLD的總統(tǒng)結(jié)構(gòu)
*8.6.2通用邏輯模塊（GLB）
*8.6.3輸入/輸出單元（IOC）
8.7現(xiàn)場(chǎng)可編程門陣列（FPGA）
8.7.1FPGA的基本結(jié)構(gòu)
*8.7.2FPGA的IOB和CLB
*8.7.3FPGA的互連資源
*8.7.4編程數(shù)據(jù)的裝載
8.8在系統(tǒng)可編程通用數(shù)字開關(guān)（ispGDS）
本章小結(jié)
習(xí)題
第九章 硬件描述語言
9.1概述
9.2VerilogHDL簡(jiǎn)介
9.2.1基本程序簡(jiǎn)介
9.2.2詞法構(gòu)成
9.3用VerilogHDL描述邏輯電路的實(shí)例
本章小結(jié)
習(xí)題
第十章脈沖波形的產(chǎn)生和整形
10.1概述
10.2施密特觸發(fā)器
10.2.1用門電路組成的施密特觸發(fā)器
10.2.2集成施密特觸發(fā)器
10.2.3施密特觸發(fā)器的應(yīng)用
10.3單穩(wěn)態(tài)觸發(fā)器
10.3.1用門電路組成的單穩(wěn)態(tài)觸發(fā)器
10.3.2集成單穩(wěn)態(tài)觸發(fā)器
10.4多諧振蕩器
10.4.1對(duì)稱式多諧振蕩器
10.4.2非對(duì)稱式多諧振蕩器
10.4.3環(huán)行振蕩器
10.4.4用施密特觸發(fā)器構(gòu)成的多諧振蕩器
10.4.5石英晶體多諧振蕩器
10.5555定時(shí)器及其應(yīng)用
10.5.1555定時(shí)器的電路結(jié)構(gòu)與功能
10.5.2用555定時(shí)器接成的施密特觸發(fā)器
10.5.3用555定時(shí)器接成的單穩(wěn)態(tài)觸發(fā)器
10.5.4用555定時(shí)器接成的多諧振蕩器
*10.6用Multisim7分析脈沖電路
本章小結(jié)
習(xí)題
第十一章數(shù)－模和模－數(shù)轉(zhuǎn)換
11.1概述
11.2D/A轉(zhuǎn)換器
11.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
11.2.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
11.2.3權(quán)電流形D/A轉(zhuǎn)換器
*11.2.4開關(guān)樹形D/A轉(zhuǎn)換器
*11.2.5權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器
11.2.6具有雙極性輸出的D/A轉(zhuǎn)換器
11.2.7D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
11.3A/D轉(zhuǎn)換器
11.3.1A/D轉(zhuǎn)換的基本原理
11.3.2抽樣一保持電路
11.3.3并聯(lián)比較型A/D轉(zhuǎn)換器
11.3.4反饋比較型A/D轉(zhuǎn)換器
11.3.5雙積分型A/D轉(zhuǎn)換器
11.3.6V-F變換型A/D轉(zhuǎn)換器
11.3.7A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
本章小結(jié)
習(xí)題
部分習(xí)題答案
《電氣圖用圖形符號(hào)——二進(jìn)制邏輯單元》（GB4728.12-85）簡(jiǎn)介
基本邏輯單元圖形符號(hào)對(duì)照表
參考文獻(xiàn)
名詞索引...