電子技術(shù)基礎(chǔ)

1.1半導(dǎo)體基礎(chǔ)知識(shí)
1.1.1本征半導(dǎo)體
1.1.2雜質(zhì)半導(dǎo)體
1.1.3PN結(jié)及其單向?qū)щ娦?br />1.2二極管
1.2.1二極管的結(jié)構(gòu)
1.2.2二極管的伏安特性
1.2.3二極管的主要參數(shù)
1.2.4穩(wěn)壓管
1.3雙極型晶體管
1.3.1晶體管的結(jié)構(gòu)和類(lèi)型
1.3.2晶體管電流控制作用
1.3.3晶體管的共射特性曲線(xiàn)
1.3.4晶體管的主要參數(shù)
1.4絕緣柵型場(chǎng)效應(yīng)晶體管
1.4.1基本結(jié)構(gòu)和工作原理
1.4.2絕緣柵型場(chǎng)效應(yīng)晶體管的特性曲線(xiàn)
1.4.3絕緣柵型場(chǎng)效應(yīng)晶體管的主要參數(shù)
習(xí)題
第2章基本放大電路
2.1共射極放大電路
2.1.1共射極放大電路的組成
2.1.2直流通道和交流通道
2.2放大電路的靜態(tài)分析
2.3放大電路的動(dòng)態(tài)分析
2.3.1圖解法的動(dòng)態(tài)分析
2.3.2微變等效電路法的動(dòng)態(tài)分析
2.4靜態(tài)工作點(diǎn)穩(wěn)定的放大電路
2.4.1溫度對(duì)靜態(tài)工作點(diǎn)的影響
2.4.2分壓式偏置電路
2.5基本共集放大電路
2.5.1電路組成
2.5.2電路分析
2.6場(chǎng)效應(yīng)晶體管基本放大電路
2.6.1電路的組成
2.6.2靜態(tài)分析
2.6.3動(dòng)態(tài)分析
2.7多級(jí)放大電路
2.7.1多級(jí)放大電路的耦合方式
2.7.2多級(jí)放大電路的動(dòng)態(tài)分析
2.8差分放大電路
2.8.1電路組成
2.8.2差分放大電路的分析
2.9功率放大電路
2.9.1功率放大電路的特點(diǎn)
2.9.2功率放大器的工作狀態(tài)
2.9.3互補(bǔ)對(duì)稱(chēng)功率放大電路
2.9.4OCL電路
習(xí)題
第3章集成運(yùn)算放大電路
3.1集成運(yùn)算放大電路
3.1.1集成運(yùn)放的組成及其各部分的作用
3.1.2集成運(yùn)放的主要性能指標(biāo)
3.1.3集成運(yùn)放的電壓傳輸特性
3.1.4理想集成運(yùn)放
3.2集成運(yùn)放在信號(hào)運(yùn)算方面的應(yīng)用
3.2.1比例運(yùn)算電路
3.2.2加法運(yùn)算電路
3.2.3微分和積分運(yùn)算電路
3.2.4對(duì)數(shù)和指數(shù)運(yùn)算電路
3.2.5乘法和除法運(yùn)算電路
3.3理想集成運(yùn)放的非線(xiàn)性應(yīng)用——電壓比較器
3.3.1單限電壓比較器
3.3.2滯回比較器
3.3.3窗口比較器
習(xí)題
第4章數(shù)字邏輯基礎(chǔ)
4.1數(shù)制和碼制
4.1.1數(shù)制
4.1.2碼制
4.2邏輯代數(shù)中的基本運(yùn)算
4.2.1邏輯與
4.2.2邏輯或
4.2.3邏輯非
4.2.4復(fù)合邏輯
4.3邏輯代數(shù)中的基本定律和常用公式
4.3.1基本定律
4.3.2基本公式
4.3.3常用公式
4.4邏輯函數(shù)及其表示方法
4.4.1邏輯函數(shù)的建立
4.4.2邏輯函數(shù)的表示方法
4.5邏輯函數(shù)的公式化簡(jiǎn)法
4.5.1邏輯函數(shù)的最簡(jiǎn)形式
4.5.2幾種常用的化簡(jiǎn)方法
4.6邏輯函數(shù)的卡諾圖化簡(jiǎn)法
4.6.1邏輯函數(shù)的卡諾圖表示法
4.6.2用卡諾圖化簡(jiǎn)邏輯函數(shù)
習(xí)題
第5章門(mén)電路和組合邏輯電路
5.1概述
5.2半導(dǎo)體二極管和晶體管的開(kāi)關(guān)作用
5.2.1半導(dǎo)體二極管的開(kāi)關(guān)作用
5.2.2晶體管的開(kāi)關(guān)作用
5.3基本邏輯門(mén)電路
5.3.1分立元器件門(mén)電路
5.3.2TTL集成門(mén)電路
5.3.3CMOS邏輯門(mén)電路
5.4組合邏輯電路的分析和設(shè)計(jì)
5.4.1組合邏輯電路的特點(diǎn)
5.4.2組合邏輯電路的分析
5.4.3組合邏輯電路的設(shè)計(jì)
5.5常用的組合邏輯電路
5.5.1加法器
5.5.2編碼器
5.5.3譯碼器
5.5.4數(shù)據(jù)選擇器
5.6組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
5.6.1競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
5.6.2競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判斷方法
習(xí)題
第6章觸發(fā)器和時(shí)序邏輯電路
6.1概述
6.2觸發(fā)器的電路結(jié)構(gòu)和動(dòng)作特點(diǎn)
6.2.1基本RS觸發(fā)器
6.2.2同步RS觸發(fā)器
6.2.3主從觸發(fā)器
6.2.4邊沿觸發(fā)器
6.3觸發(fā)器的邏輯功能及其描述方法
6.3.1RS觸發(fā)器
6.3.2JK觸發(fā)器
6.3.3D觸發(fā)器
6.3.4T觸發(fā)器
6.3.5觸發(fā)器功能的轉(zhuǎn)換
6.4時(shí)序邏輯電路的分析方法
6.5常用的時(shí)序邏輯電路
6.5.1寄存器和移位寄存器
6.5.2同步計(jì)數(shù)器
習(xí)題
第7章半導(dǎo)體存儲(chǔ)器件
7.1只讀存儲(chǔ)器（ROM）
7.1.1ROM的分類(lèi)
7.1.2ROM的結(jié)構(gòu)及工作原理
7.1.3ROM的應(yīng)用舉例
7.2隨機(jī)存取存儲(chǔ)器（RAM）
7.3存儲(chǔ)器容量的擴(kuò)展
7.3.1位擴(kuò)展
7.3.2字?jǐn)U展
習(xí)題
第8章可編程邏輯器件
8.1可編程邏輯器件概述
8.1.1可編程邏輯器件的發(fā)展與應(yīng)用
8.1.2PLD發(fā)展歷程
8.1.3PLD的編程技術(shù)
8.1.4基于EDA的CPLD/FPGA應(yīng)用
8.2可編程陣列邏輯(PAL)
8.2.1PAL的基本電路結(jié)構(gòu)
8.2.2PAL的應(yīng)用舉例
8.3通用陣列邏輯(GAL)
8.4可擦除的可編程邏輯器件(EPLD)
8.5現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA ）
8.5.1可編程邏輯塊（CLB）
8.5.2輸入/輸出模塊（IOB）
8.5.3可編程互聯(lián)資源（PIR）
8.6復(fù)雜可編程邏輯器件（ CPLD ）
8.6.1可編程邏輯陣列宏單元（LMC）
8.6.2可編程I/O單元（IOC）
8.6.3可編程內(nèi)部連線(xiàn)
8.6.4CPLD和FPGA的選用
8.7PLD的編程
8.8在系統(tǒng)可編程邏輯器件 ( ISPPLD )
8.8.1在系統(tǒng)編程技術(shù)原理
8.8.2ispLSI邏輯器件
8.9硬件描述語(yǔ)言
8.9.1概述
8.9.2常用硬件描述語(yǔ)言簡(jiǎn)介
第9章信號(hào)的發(fā)生與變換
9.1正弦波振蕩電路
9.1.1正弦波振蕩電路的基本工作原理
9.1.2正弦波振蕩電路
9.1.3LC正弦波振蕩電路
9.2非正弦波發(fā)生電路
9.2.1矩形波發(fā)生電路
9.2.2三角波信號(hào)發(fā)生器
9.2.3鋸齒波信號(hào)發(fā)生器
9.3有源濾波器
9.3.1有源低通濾波電路
9.3.2有源高通濾波器
第10章電力電子技術(shù)
10.1電力電子器件
10.1.1晶閘管
10.1.2派生晶閘管
10.1.3電力晶體管和電力場(chǎng)效應(yīng)晶體管
10.1.4絕緣柵雙極型晶體管和MOS控制晶閘管
10.1.5智能功率模塊（IPM）
10.2整流電路
10.2.1單相可控整流電路
10.2.2三相可控整流電路
10.3直流斬波電路
10.3.1斬波電路的基本工作原理與控制方式
10.3.2Buck斬波電路
10.3.3Boost斬波電路
10.3.4BockBoost斬波電路和Cuk斬波電路
10.3.5復(fù)合斬波電路
10.4交流調(diào)速
10.4.1交流變頻調(diào)速和控制方式
10.4.2異步電動(dòng)機(jī)的調(diào)速系統(tǒng)