計(jì)算機(jī)組成原理考研指導(dǎo)

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)的發(fā)展
1.1.1 計(jì)算機(jī)的發(fā)展史
1.1.2計(jì)算機(jī)的類型
1.1.3 系列機(jī)的概念
1.1.4 計(jì)算機(jī)的發(fā)展方向
1.2 計(jì)算機(jī)系統(tǒng)的組成
1.2.1 計(jì)算機(jī)的硬件系統(tǒng)
1.2.2 計(jì)算機(jī)的軟件系統(tǒng)
1.2.3 軟件與硬件的關(guān)系
1.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.4 計(jì)算機(jī)的特性
1.5 計(jì)算機(jī)的主要性能指標(biāo)
1.6 計(jì)算機(jī)的應(yīng)用
1.7 本章基礎(chǔ)要點(diǎn)
1.8 習(xí)題及參考答案
第2章 數(shù)據(jù)信息的表示
2.1 數(shù)值數(shù)據(jù)的表示法
2.1.1 真值與機(jī)器數(shù)
2.1.2 數(shù)的機(jī)器碼表示
2.1.3 數(shù)的定點(diǎn)表示
2.1.4 數(shù)的浮點(diǎn)表示法
2.2 非數(shù)值數(shù)據(jù)的表示
2.2.1 字符的表示
2.1.2 漢字的表示
2.3 數(shù)據(jù)信息的校驗(yàn)
2.3.1 奇偶校驗(yàn)
2.3.2 海明碼校驗(yàn)
2.3.3 循環(huán)冗余校驗(yàn)(CRC)碼
2.4 本章基礎(chǔ)要點(diǎn)
2.5 習(xí)題及參考答案
第3章 運(yùn)算方法和運(yùn)算器
3.1 移位運(yùn)算
3.1.1 左移
3.1.2 右移
3.2 定點(diǎn)加減法運(yùn)算
3.2.1 定點(diǎn)補(bǔ)碼加、減法與溢出概念
3.3 定點(diǎn)乘法運(yùn)算
3.3.1 原碼一位乘法
3.3.2 補(bǔ)碼一位乘法
3.3.3 原碼兩位乘法
3.3.4 補(bǔ)碼兩位乘法
3.3.5 陣列乘法器
3，4 定點(diǎn)除法運(yùn)算
3.4.1 原碼一位除法
3.4.2 補(bǔ)碼一位除法
3.4.3 提高除法運(yùn)算速度的方法
3.4 陣列除法器
3.5 浮點(diǎn)算術(shù)運(yùn)算
3.5.1 浮點(diǎn)加法和減法
3.5.2 浮點(diǎn)的乘除法運(yùn)算
3.6 十進(jìn)制數(shù)的編碼與運(yùn)算
3.6.1 有權(quán)碼
3.6.2 無權(quán)碼
3.7 運(yùn)算部件
3.7.1 多功能算術(shù)邏輯運(yùn)算單元(ALU)
3.8 本章基礎(chǔ)要點(diǎn)
3.9 習(xí)題及參考答案
第4章 存儲系統(tǒng)
4.1 存儲系統(tǒng)概述
4.1.1 存儲器的分類
4.1.2 存儲器的技術(shù)指標(biāo)
4.1.3 存儲器的基本結(jié)構(gòu)
4.1.4 計(jì)算機(jī)存儲系統(tǒng)的層次結(jié)構(gòu)
4.2 主存儲器
4.2.1 靜態(tài)存儲器
4.2.2 動態(tài)存儲器
4.2.3 只讀存儲器
4.2.4 存儲器的設(shè)計(jì)舉例
4.3 提高存儲系統(tǒng)性能的方法
4.3.1 高速緩沖存儲器
4.3.2 虛擬存儲器
4.3.3 相聯(lián)存儲器
4.3.4 并行存儲器
4.3.5 存儲保護(hù)
4.4 外存儲器
4.4.1 磁記錄原理
4.4.2 硬盤存儲器
4.4.3 光盤存儲設(shè)備
4.5 本章基礎(chǔ)要點(diǎn)
4.6 習(xí)題及參考答案
第5章 控制信息的表示--指令系統(tǒng)
5.1 指令格式
5.2.1 指令字長
5.2.2 操作碼
5.2.3 地址碼
5.2.4 指令操作碼的擴(kuò)展技術(shù)
5.3 尋址技術(shù)
5.3.1 編址方式
5.3.2 指令和數(shù)據(jù)的尋址方式
5.4 RISC和CISC
5.4.1 復(fù)雜指令系統(tǒng)計(jì)算機(jī)(CISC)
5.4.2 精簡指令系統(tǒng)計(jì)算機(jī)(RISC)
5.5 指令系統(tǒng)舉例
5.5.1 SPARC的指令系統(tǒng)
5.5.2 Pentium微處理器指令系統(tǒng)
5.6 本章基礎(chǔ)要點(diǎn)
5.7 習(xí)題及參考答案
第6章 中央處理器
6.1 中央處理器的功能、組成與操作
6.1.1 中央處理器的功能
6.1.2 中央處理器的組成
6.1.3 中央處理器的操作
6.2 指令的執(zhí)行
6.2.1 指令執(zhí)行的周期
6.2.2 指令的執(zhí)行
6.2.3 指令執(zhí)行的操作流程與微操作序列
6.3 時序與控制
6.3.1 控制器的基本控制方式
6.3.2 控制器的時序
6.4 組合邏輯控制器
6.4.1 組合邏輯控制器組成原理
6.4.2 組合邏輯控制器的設(shè)計(jì)
6.5 微程序控制器
6.5.1 微程序控制概念
6.5.2 微指令
6.5.3 微程序nJ順序控制
6.5.4 微指令格式及執(zhí)行方式
6.5.5 動態(tài)微程序設(shè)計(jì)和毫微程序設(shè)計(jì)
6.6 流水線工作原理
6.6.1 流水線基本工作原理
6.6.2 流水線分類
6.6.3 流水線中的相關(guān)問題
6.6.4 程序轉(zhuǎn)移對流水線的影響
6.7 中央處理器概述
6.7.1 微處理器簡介
6.7.2 提高CPU性能的措施
6.7.3 計(jì)算機(jī)系統(tǒng)的分類
6.8 本章基礎(chǔ)要點(diǎn)
6.9 習(xí)題及參考答案
第7章 系統(tǒng)總線
7.1 總線概述
7.1.1 總線類型
7.1.2 基本概念
7.2 系統(tǒng)總線結(jié)構(gòu)
7.2.1 單總線結(jié)構(gòu)
7.2.2 雙總線結(jié)構(gòu)
7.2.3 三總線結(jié)構(gòu)
7.3 總線的控制方式
7.3.1 串行鏈接方式
7.3.2 計(jì)數(shù)器定時查詢方式
7.3.3 獨(dú)立請求方式
7.4 總線的通信方式
7.4.1 同步通信
7.4.2 異步通信
7.5 總線的信息傳送方式
7.6 總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響
7.7 常用總線舉例
7.7.1 系統(tǒng)總線
7.7.2 設(shè)備總線
7.8 本章基礎(chǔ)要點(diǎn)
7.9 習(xí)題及參考答案
第8章 輸入輸出設(shè)備
8.1 I／O設(shè)備特點(diǎn)與分類
8.1.1 I／O設(shè)備的特點(diǎn)
8.1.2 I/O設(shè)備的分類
8.1.3 外部設(shè)備與主機(jī)系統(tǒng)的聯(lián)系
8.2 鍵盤輸入設(shè)備
8.3 顯示輸出設(shè)備
8.3.1 顯示設(shè)備分類
8.3.2 顯示技術(shù)中的有關(guān)術(shù)語
8.3.3 字符顯示器
8.4 打印輸出設(shè)備
8.4.1 打印機(jī)的分類
8.4.2 點(diǎn)陣式打印機(jī)
8.5 本章基礎(chǔ)要點(diǎn)
8.6 練習(xí)題及參考答案
第9章 輸入輸出系統(tǒng)
9.1 輸入輸出系統(tǒng)概述
9.1.1 輸入輸出的特性
9.1.2 輸入輸出設(shè)備的組織方式
9.1.3 接口的功能及其組成
9.1.4 I／O接口的編址方式
9.1.5 信息交換的控制方式
9.1.6 接口的分類
9.2 程序直接控制方式
9.2.1 基本原理
9.2.2 程序查詢方式的接口
9.2.3 程序查詢方式的流程
9.2.4 多個設(shè)備的程序查詢流程圖
9.3 程序中斷方式
9.3.1 中斷的作用
9.3.2 中斷的分類
9.3.3 中斷源的建立與屏蔽
9.3.4 中斷優(yōu)先權(quán)
9.3.5 CPU響應(yīng)中斷的條件
9.3.6 程序中斷的處理過程
9.3.7 中斷識別的方法
9.3.8 單級中斷處理和多重中斷處理
9.3.9 中斷服務(wù)程序
9.3.10 中斷方式的接口
9.3.11 程序中斷I／O方式和程序加方式的比較
9.4 DMA方式
9.4.1 基本概念
9.4.2 三種DMA傳送方式
9.4.3 基本的DMA控制器
9.4.4 DMA操作過程(周期挪用方式)
9.4.5 選擇型和多路型DMA控制器
9.4.6 DMA方式與中斷控制方式的比較
9.5 通道方式
9.5.1 通道的基本功能
9.5.2 通道的類型
9.5.3 通道流量的計(jì)算
9.5.4 通道的工作過程
9.5.5 通道方式與DMA方式的比較
9.6 幾種I/O方式的比較
9.7 本章基礎(chǔ)要點(diǎn)
9.8 練習(xí)題及參考答案
參考文獻(xiàn)