PLD 與SOPC 系統(tǒng)設(shè)計(jì)技術(shù)

定　價(jià)：￥23.00

作　者：	何賡編著
出版社：	國(guó)防工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	微機(jī)/cpu 硬件/嵌入式開(kāi)發(fā) 計(jì)算機(jī)與互聯(lián)網(wǎng)

購(gòu)買這本書可以去

ISBN：	9787118042238	出版時(shí)間：	2006-01-01	包裝：	膠版紙
開(kāi)本：	小16開(kāi)	頁(yè)數(shù)：	233	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　ig">電子整機(jī)系統(tǒng)的設(shè)計(jì)已經(jīng)進(jìn)入了片上系統(tǒng)（SOC）或稱單片系統(tǒng)的時(shí)代。在可編程邏輯器件（PLD）上實(shí)現(xiàn)的SOC（即SOPC）特別適合應(yīng)對(duì)市場(chǎng)變化快的產(chǎn)品、新產(chǎn)品的樣機(jī)開(kāi)發(fā)以及多品種小批量產(chǎn)品的生產(chǎn)。SOPC對(duì)電子系統(tǒng)設(shè)計(jì)有著多方面的影響，要求電子系統(tǒng)的設(shè)計(jì)工程師既要掌握PLD的設(shè)計(jì)技術(shù)，又要掌握嵌入式系統(tǒng)的設(shè)計(jì)技術(shù)，還要掌握將這二者有機(jī)結(jié)合在一片IC里的設(shè)計(jì)技術(shù)。本書以構(gòu)成SOPC為目標(biāo)，以Altera公司的QuartusII5.0版設(shè)計(jì)軟件為開(kāi)發(fā)平臺(tái)，系統(tǒng)地介紹了從PLD到SOPC的各項(xiàng)關(guān)鍵設(shè)計(jì)技術(shù)，力求使讀者能夠?qū)Υ擞休^為全面的理解，并掌握在QuartusII平臺(tái)下的系統(tǒng)開(kāi)發(fā)技術(shù)。本書內(nèi)容新穎，技術(shù)先進(jìn)，既有關(guān)于SOC、PLD、SOPC的系統(tǒng)論述，又有深入淺出的軟件設(shè)計(jì)過(guò)程介紹，還有豐富的設(shè)計(jì)應(yīng)用實(shí)例。本書可作為高等院校電子類高年級(jí)本科生或研究生的教材及教學(xué)參考書。對(duì)于從事各類電子系統(tǒng)（通信、雷達(dá)、程控交換、計(jì)算機(jī)）設(shè)計(jì)的科研人員和應(yīng)用設(shè)計(jì)工程師也是一本具有實(shí)用價(jià)值的新技術(shù)應(yīng)用參考書。

作者簡(jiǎn)介

暫缺《PLD 與SOPC 系統(tǒng)設(shè)計(jì)技術(shù)》作者簡(jiǎn)介

圖書目錄

第1章電子系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.1　SOC概述
　1.2　嵌入式系統(tǒng)與SOC
　1.3　系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.4　系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.5　小結(jié)
第2章可編程邏輯器件概述
　2.1　可編程邏輯器件的發(fā)展
　2.2　PLD的分類
　2.3　PLD的結(jié)構(gòu)與原理
　2.4　在系統(tǒng)編程與邊界掃描技術(shù)
　2.5　可編程邏輯器件的發(fā)展趨勢(shì)
　2.6 小結(jié)
第3章 Quartus II開(kāi)發(fā)軟件
3.1 Quartus II簡(jiǎn)介
3.2 Quartus II軟件的安裝
　3.3　Quartus II軟件的設(shè)計(jì)過(guò)程
　3.4　設(shè)計(jì)方法和設(shè)計(jì)規(guī)劃
　3.5　小結(jié)
第4章設(shè)計(jì)輸入——圖形方法
　4.1　設(shè)計(jì)輸入
　4.2　創(chuàng)建工程
　4.3　圖形設(shè)計(jì)輸入
　4.4　設(shè)計(jì)項(xiàng)目的編譯
　4.5　設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
　4.6　時(shí)序分析
　4.7　器件編程
　4.8　小結(jié)
第5章 AHDL基礎(chǔ)
　5.1　概述
　5.2　AHDL的基本元素
　5.3　AHDL設(shè)計(jì)的基本結(jié)構(gòu)
　5.4　設(shè)計(jì)風(fēng)格
　5.5　小結(jié)
第6章設(shè)計(jì)輸入——文本方法
　6.1　建立文本編程文件
　6.2　層次化設(shè)計(jì)的實(shí)現(xiàn)和參數(shù)化模塊的AHDL調(diào)用
　6.3　建立存儲(chǔ)器編輯文件
　6.4　小結(jié)
第7章 AHDL設(shè)計(jì)實(shí)踐
　7.1　組合邏輯的設(shè)計(jì)——加法器
　7.2　紐環(huán)計(jì)數(shù)器——時(shí)序邏輯的例子
　7.3　8狀態(tài)時(shí)序發(fā)生器——邏輯控制的實(shí)現(xiàn)
　7.4　三態(tài)控制的實(shí)現(xiàn)
　7.5　多項(xiàng)式計(jì)數(shù)器——偽隨機(jī)序列的產(chǎn)生
　7.6　小結(jié)
第8章 Nios II CPU的配置
　8.1　Nios II簡(jiǎn)介
　8.2　SOPC　Builder——嵌入式處理器開(kāi)發(fā)工具
　8.3　SOPC　Builder設(shè)計(jì)流程
　8.4　SOPC　Builder用戶界面
　8.5　小結(jié)
第9章 Nios II的軟件開(kāi)發(fā)
　9.1　Nios II集成開(kāi)發(fā)環(huán)境
　9.2　SOPC開(kāi)發(fā)舉例
　9.3　HAL系統(tǒng)庫(kù)
　9.4　小結(jié)
第10章 SignalTap II嵌入式邏輯分析儀的使用
　10.1　SignalTap II簡(jiǎn)介
　10.2　在設(shè)計(jì)中嵌入SignalTap II邏輯分析儀
　10.3　小結(jié)
參考文獻(xiàn)