嵌入式系統(tǒng)設計

第1章 緒論
1.1 嵌入式系統(tǒng)綜述
1.2 設計上的挑戰(zhàn)——設計指標的最佳化
1.2.1 常用設計指標
1.2.2 上市時間
1.2.3 NRE與單位成本
1.2.4 性能
1.3 處理器技術
1.3.1 通用處理器——軟件
1.3.2 單用途處理器——硬件
1.3.3 專用處理器
1.4 IC技術
1.4.1 全定制/VLSI
1.4.2 半定制ASIC(邏輯門陣列和標準單元)
1.4.3 PLD
1.4.4 發(fā)展趨勢
1.5 設計技術
1.5.1 編譯/綜合
1.5.2 庫/IP
1.5.3 測試/驗證
1.5.4 其他提高效率的方法
1.5.5 發(fā)展趨勢
1.6 設計方法的取舍
1.7 小結與本書概要
1.8 參考文獻
1.9 習題
第2章 定制單用途處理器——硬件
2.1 引言
2.2 組合邏輯
2.2.1 晶體管與邏輯門
2.2.2 基本組合邏輯設計
2.2.3 RTL組合元件
2.3 時序邏輯
2.3.1 觸發(fā)器
2.3.2 RTL時序元件
2.3.3 時序邏輯設計
2.4 定制單用途處理器的設計
2.5 RTL定制單用途處理器設計
2.6 定制單用途處理器的最佳化
2.6.1 原始程序的最佳化
2.6.2 FSMD的最佳化
2.6.3 數(shù)據(jù)路徑的最佳化
2.6.4 FSM的最佳化
2.7 小結
2.8 參考文獻
2.9 習題
第3章 通用處理器——軟件
3.1 引言
3.2 基本結構
3.2.1 數(shù)據(jù)路徑
3.2.2 控制單元
3.2.3 存儲器
3.3 運算
3.3.1 指令執(zhí)行
3.3.2 流水線技術
3.3.3 超標量和超長指令字結構
3.4 程序員的觀點
3.4.1 指令集
3.4.2 程序和數(shù)據(jù)存儲器空間
3.4.3 寄存器
3.4.4 輸入/輸出
3.4.5 中斷
3.4.6 實例：設備驅動程序的匯編語言編程
3.4.7 操作系統(tǒng)
3.5 開發(fā)環(huán)境
3.5.1 設計流程和工具
3.5.2 實例：一個簡單處理器的指令集仿真程序
3.5.3 測試和調試
3.6 專用指令集處理器
3.6.1 單片機
3.6.2 數(shù)字信號處理器
3.6.3 較不通用的ASIP環(huán)境
3.7 微處理器的選擇
3.8 通用處理器設計
3.9 小結
3.10 參考文獻
3.11 習題
第4章 標準單用途處理器——外部設備
4.1 引言
4.2 定時器、計數(shù)器與看門狗定時器
4.2.1 定時器和計數(shù)器
4.2.2 實例：反應定時器
4.2.3 看門狗定時器
4.2.4 實例：利用看門狗定時器實現(xiàn)自動提款機的計時超時功能
4.3 UART
4.4 脈寬調制器
4.4.1 概述
4.4.2 實例：利用PWM控制直流電機
4.5 LCD控制器
4.5.1 概述
4.5.2 實例：LCD初始化
4.6 鍵盤控制器
4.7 步進電機控制器
4.7.1 概述
4.7.2 實例：步進電機驅動器的使用
4.7.3 實例：直接控制步進電機
4.8 模數(shù)轉換器
4.9 實時時鐘
4.10 小結
4.11 參考文獻
4.12 習題
第5章 存儲器
5.1 引言
5.2 存儲器寫入能力和存儲的永久性
5.2.1 寫入能力
5.2.2 存儲的永久性
5.2.3 選擇
5.3 常見存儲器類型
5.3.1 只讀存儲器簡介
5.3.2 掩膜編程程序ROM
5.3.3 OPT ROM——一次可編程ROM
5.3.4 EPROM——可擦除的可編程ROM
5.3.5 EEPROM——電擦除的可編程ROM
5.3.6 快閃存儲器
5.3.7 隨機存取存儲器簡介
5.3.8 SRAM——靜態(tài)RAM
5.3.9 DRAM——動態(tài)RAM
5.3.10 PSRAM——準靜態(tài)RAM
5.3.11 NVRAM——非易失性RAM
5.3.12 實例：HM6264和27C256 RAM/ROM器件
5.3.13 實例：TC55V2325FF100存儲器件
5.4 存儲器的組合
5.5 存儲器分級和高速緩沖存儲器
5.5.1 高速緩沖存儲器映射技術
5.5.2 高速緩沖存儲器置換策略
5.5.3 高速緩沖存儲器寫入技術
5.5.4 高速緩沖存儲器對系統(tǒng)性能的影響
5.6 高級RAM
5.6.1 基本DRAM
5.6.2 快速頁模式DRAM（FPM DRAM）
5.6.3 擴展數(shù)據(jù)輸出DRAM（EDO DRAM）
5.6.4 同步(S)和增強型同步(ES)DRAM
5.6.5 Rambus DRAM（RDRAM）
5.6.6 DRAM集成問題
5.6.7 存儲器管理單元（MMU）
5.7 小結
5.8 參考文獻
5.9 習題
第6章 接口
6.1 引言
6.2 通信基礎
6.2.1 基本術語
6.2.2 基本協(xié)議概念
6.2.3 實例：ISA總線協(xié)議——存儲器存取
6.3 微處理器接口：I/O尋址
6.3.1 基于端口的I/O和基于總線的I/O
6.3.2 存儲器映射I/O和標準I/O
6.3.3 實例：ISA總線協(xié)議——標準I/O
6.3.4 實例：一個基本的存儲器協(xié)議
6.3.5 實例：復雜的存儲器協(xié)議
6.4 微處理器接口技術：中斷
6.5 微處理器接口技術：直接存儲器存?。―MA）
6.6 仲裁
6.6.1 優(yōu)先權仲裁器
6.6.2 菊花鏈仲裁
6.6.3 面向網(wǎng)絡的仲裁方法
6.6.4 實例：使用中斷表的向量中斷
6.7 多級總線結構
6.8 高級通信原理
6.8.1 并行通信
6.8.2 串行通信
6.8.3 無線通信
6.8.4 分層
6.8.5 檢錯和糾錯
6.9 串行協(xié)議
6.9.1 I2C
6.9.2 CAN
6.9.3 Firewire
6.9.4 USB
6.10 并行協(xié)議
6.10.1 PCI總線
6.10.2 ARM總線
6.11 無線協(xié)議
6.11.1 IrDA
6.11.2 藍牙
6.11.3 IEEE 802.11
6.12 小結
6.13 參考文獻
6.14 習題
第7章 數(shù)碼相機實例
7.1 引言
7.2 簡單數(shù)碼相機的簡介
7.2.1 用戶的觀點
7.2.2 設計者的觀點
7.3 需求規(guī)范
7.3.1 非功能要求
7.3.2 非正式的功能規(guī)范
7.3.3 精確的功能規(guī)范
7.4 設計
7.4.1 實現(xiàn)一：只使用控制器
7.4.2 實現(xiàn)二：單片機和CCDPP
7.4.3 實現(xiàn)三：單片機和CCDPP/定點DCT
7.4.4 實現(xiàn)四：單片機和CCDPP／DCT
7.5 小結
7.6 參考文獻
7.7 習題
第8章 狀態(tài)機與并發(fā)進程模型
8.1 引言
8.2 模型與語言、文字與圖形
8.2.1 模型與語言
8.2.2 文字語言與圖形語言
8.3 一個簡單的實例
8.4 一個基本的狀態(tài)模型： 有限狀態(tài)機
8.5 具有數(shù)據(jù)路徑的有限狀態(tài)機模型： FSMD
8.6 狀態(tài)機的使用
8.6.1 將系統(tǒng)描述為狀態(tài)機
8.6.2 狀態(tài)機與時序程序模型的比較
8.6.3 用時序程序語言表達狀態(tài)機
8.7 HCFSM和狀態(tài)圖表語言
8.8 程序狀態(tài)機模型(PSM)
8.9 適當模型和語言的角色
8.10 并發(fā)進程模型
8.11 并發(fā)進程
8.11.1 進程的創(chuàng)建和終止
8.11.2 進程的暫停和恢復
8.11.3 進程的連接
8.12 進程通信
8.12.1 共享存儲器
8.12.2 消息傳送
8.13 進程同步
8.13.1 條件變量
8.13.2 監(jiān)視程序
8.14 實現(xiàn)
8.14.1 進程的創(chuàng)建和終止
8.14.2 進程的暫停和恢復
8.14.3 進程的連接
8.14.4 進程的調度
8.15 數(shù)據(jù)流模型
8.16 實時系統(tǒng)
8.16.1 Windows CE
8.16.2 QNX
8.17 小結
8.18 參考文獻
8.19 習題
第9章 控制系統(tǒng)
9.1 引言
9.2 開環(huán)和閉環(huán)控制系統(tǒng)
9.2.1 概述
9.2.2 實例一： 開環(huán)汽車定速控制器
9.2.3 實例二： 閉環(huán)汽車定速控制器
9.3 一般控制系統(tǒng)和PID控制器
9.3.1 控制目標
9.3.2 實際物理系統(tǒng)建模
9.3.3 控制器設計
9.4 PID控制器的軟件編程
9.5 PID調整
9.6 與基于計算機的控制有關的實際問題
9.6.1 量化和溢出效應
9.6.2 混疊
9.6.3 計算延遲
9.7 基于計算機的控制實現(xiàn)的優(yōu)點
9.7.1 可重復性、可復制性和穩(wěn)定性
9.7.2 可編程性
9.8 小結
9.9 參考文獻
9.10 習題
第10章 IC技術
10.1 引言
10.2 全定制(VLSI)IC技術
10.3 半定制(ASIC)IC技術
10.3.1 門陣列半定制IC技術
10.3.2 標準單元半定制IC技術
10.4 可編程邏輯器件(PLD)IC技術
10.5 小結
10.6 參考文獻
10.7 習題
第11章 設計技術
11.1 引言
11.2 自動化：綜合
11.2.1 向上發(fā)展：編譯和綜合的并行發(fā)展
11.2.2 綜合的級別
11.2.3 邏輯綜合
11.2.4 寄存器傳輸綜合
11.2.5 行為綜合
11.2.6 系統(tǒng)綜合和硬件軟件協(xié)同設計
11.2.7 時間和空間思考
11.3 驗證：硬件軟件協(xié)同仿真
11.3.1 形式驗證和仿真
11.3.2 仿真速度
11.3.3 硬件軟件協(xié)同仿真
11.3.4 仿真器
11.4 再利用：知識產(chǎn)權核
11.4.1 硬核、軟核和固核
11.4.2 核對處理器供應商帶來的新挑戰(zhàn)
11.4.3 核對處理器用戶帶來的新挑戰(zhàn)
11.5 設計流程模型
11.6 小結
11.7 全書結束語
11.8 參考文獻
11.9 習題
附錄A 相關資源
A.1 引言
A.2 嵌入式系統(tǒng)設計網(wǎng)頁摘要
A.3 實驗資源
A.4 關于本書封面
附錄B 有關術語的中英文對照表