計算機組織與體系結(jié)構(gòu)：性能設(shè)計

第一部分概述
第1章導論
1.1計算機組織與體系結(jié)構(gòu)
1.2結(jié)構(gòu)和功能
1.2.1功能
1.2.2結(jié)構(gòu)
1.3為何要學習計算機組織和體系結(jié)構(gòu)
1.4本書概要
1.5因特網(wǎng)和Web資源
第2章計算機的演變和性能
2.1計算機簡史
2.1.1第一代：真空管
2.1.2第二代：晶體管
2.1.3第三代：集成電路
2.1.4后續(xù)的幾代
2.2性能設(shè)計
2.2.1微處理器的速度
2.2.2性能平衡
2.3Pentium和PowerPC的進展
2.3.1Pentium
2.3.2PowerPC
2.4推薦的參考文獻和Web站點
2.5關(guān)鍵詞、思考題和習題
第二部分計算機系統(tǒng)
第3章計算機功能和互連的頂層視圖
3.1計算機的部件
3.2計算機功能
3.2.1取指周期和執(zhí)行周期
3.2.2中斷
3.2.3I／O功能
3.3互連結(jié)構(gòu)
3.4總線互連
3.4.1總線結(jié)構(gòu)
3.4.2多總線層次結(jié)構(gòu)
3.4.3總線設(shè)計要素
3.5PCI
3.5.1總線結(jié)構(gòu)
3.5.2PCI命令
3.5.3數(shù)據(jù)傳送
3.5.4仲裁
3.6推薦的參考文獻和Web站點
3.7關(guān)鍵詞、思考題和習題
附錄3A時序圖
第4章CRChe
4.1計算機存儲系統(tǒng)概述
4.1.1存儲系統(tǒng)的特性
4.1.2存儲器分層結(jié)構(gòu)
4.2cache存儲器原理
4.3cache的設(shè)計要素
4.3.1cache容量
4.3.2映射功能
4.3.3替換算法
4.3.4寫策略
4.3.5行的大小
4.3.6cache數(shù)目
4.4Pentium4和PowerPC的cache組織
4.4.1Pentium4的cache組織
4.4.2PowerPC的cache組織
4.5推薦的參考文獻
4.6關(guān)鍵詞、思考題和習題
附錄4A兩級存儲器的性能特點
4A.1局部性
4A.2兩級存儲器的操作
4A.3性能
第5章內(nèi)部存儲器
5.1半導體主存儲器
5.1.1組織
5.1.2DRAM和SRAM
5.1.3ROM類型
5.1.4芯片邏輯
5.1.5芯片封裝
5.1.6模塊組織
5.2糾錯
5.3高級DRAM組織
5.3.1同步DRAM
5.3.2rambusDRAM
5.3.3帶cache的DRAM
5.4推薦的參考文獻和Web站點
5.5關(guān)鍵詞、思考題和習題
第6章外部存儲器
6.1磁盤
6.1.1磁讀寫機制
6.1.2數(shù)據(jù)組織和格式化
6.1.3物理特性
6.1.4磁盤性能參數(shù)
6.2RAID(磁盤冗余陣列)
6.2.1RAID0級
6.2.2RAIDl級
6.2.3RAID2級
6.2.4RAID3級
6.2.5RAID4級
6.2.6RAID5級
6.2.?RAID6級
6.3光存儲器
6.3.1光盤
6.3.2數(shù)字視盤
6.4磁帶
6.5推薦的參考文獻和Web站點
6.6關(guān)鍵詞、思考題和習題
第7章輸入輸出
7.1外部設(shè)備
7.1.1鍵盤／監(jiān)視器
7.I.2磁盤驅(qū)動器
7.2I／O模塊
7.2.1模塊功能
7.2.2I／O模塊結(jié)構(gòu)
7.3編程式I／O
7.3.1概述
7.3.2I／O命令
7.3.3I／O指令
7.4中斷驅(qū)動式I／O.
7.4.1中斷處理
7.4.2設(shè)計問題
7.4.3Intel82C59A中斷控制器
7.4.4Intel82C55A可編程外部接口
7.5存儲器直接存取(DMA)
7.5.1編程式I／()和中斷驅(qū)動式I／O的不足
7.5.2DMA功能
7.6I／O通道和處理器
7.6.1I／O功能的演變
7.6.2I／O通道的特性
7.?外部接口：FireWire和InfiniBand
7.7.1接口的類型+
7.7.2點對點和多點配置
7.7.3FireWire串行總線
7.7.41nfiniBand
7.8推薦的參考文獻和Web站點
7.9關(guān)鍵詞、思考題和習題
第8章操作系統(tǒng)支持
8.1操作系統(tǒng)概述
8.1.I操作系統(tǒng)的目標和功能
8.1.2操作系統(tǒng)的類型
8.2調(diào)度
8.2.1長調(diào)度
8.2.2中調(diào)度
8.2.3短調(diào)度
8.3存儲管理
8.3.1交換
8.3.2分區(qū)
8.3.3分頁
8.3.4虛擬存儲器
8.3.5轉(zhuǎn)換后援緩沖器
8.3.6分段
8.4PentiumⅡ與PowerPC存儲管理
8.4.1PentiumⅡ的存儲管理硬件
8.4.2PowerPC存儲管理硬件
8.5推薦的參考文獻和Web站點
8.6關(guān)鍵詞、思考題和習題
第三部分中央處理器
第9章計算機算術(shù)
9.1算術(shù)邏輯單元
9.2整數(shù)表示
9.2.l符號—幅值表示法
9.2.22的補碼表示法
9.2.3不同位長間的轉(zhuǎn)換
9.2.4定點表示法
9.3整數(shù)算術(shù)
9.3.1取負
9.3.2加法和減法
9.3.3乘法
9.3.4除法
9.4浮點表示
9.4.1原理
9.4.2二進制浮點表示的IEEE標準
9.5浮點算術(shù)
9.5.1浮點加法和減法
9.5.2浮點乘法和除法
9.5.3浮點運算的精度問題
9.5.4二進制浮點算術(shù)的IEEE標準
9.6推薦的參考文獻和Web站點
9.7關(guān)鍵詞、思考題和習題
第10章指令集：特征和功能
10.1機器指令特征
10.1.1機器指令要素
10.1.2指令表示
10.1.3指令類型
10.1.4地址數(shù)目
10.1.5指令集設(shè)計
10.2操作數(shù)類型
10.2.1數(shù)值
10.2.2字符
10.2.3邏輯數(shù)據(jù)
10.3Pentium和PowerPC數(shù)據(jù)類型
10.3.1Pentium數(shù)據(jù)類型
10.3.2PowerPC數(shù)據(jù)類型
10.4操作類型
10.4.1數(shù)據(jù)傳送類
10.4.2算術(shù)運算類
10：4.3邏輯運算類
10.4.4轉(zhuǎn)換類
10.4.5輸入輸出類
10.4.6系統(tǒng)控制類
10.4.?控制傳遞類
10.5Pentium和PowerPC操作類型
10.5.1Pentium操作類型
10.5.2PowerPC操作類型
10.6匯編語言
10.7推薦的參考文獻
10.8關(guān)鍵詞、思考題和習題
附錄IOA堆棧
IOA：1堆棧實現(xiàn)
iOA.2表示式求值
附錄lOB小數(shù)在先和大數(shù)在先以及位序
10B.1字節(jié)排序
10B.2位排序
第11章指令集：尋址方式和指令格式
11.1尋址方式
11.1.1立即尋址
11.1.2直接尋址
11.1.3間接尋址
11.1.4寄存器尋址
11：1.5寄存器間接尋址
11.1.6偏移尋址
111.?堆棧尋址
11.2Pentium和PowerPC尋址方式
11.2.1Pentium尋址方式
11.2.2PowerPC尋址方式
11.3指令格式
11.3.1指令長度
11.3.2位的分配
11.3.3變長指令
11.4Pentium和PowerPC指令格式
11.4.1Pentium指令格式
11.4.2PowerPC指令格式
11.5推薦的參考文獻
11.6關(guān)鍵詞、思考題和習題
第12章CPU結(jié)構(gòu)和功能
12.1處理器組織
12.2寄存器組織
12.2.1用戶可見寄存器
12.2.2控制和狀態(tài)寄存器
12.2.3微處理器寄存器組織的例子
12.3指令周期
12.3.1間址周期
12.3.2數(shù)據(jù)流
12.4指令流水
12.4.1流水線策略
12.4.2流水線的性能
12.4.3轉(zhuǎn)移處理
12.4.4Intel80486的流水線
12.5Pentium處理器
12.5.1寄存器組織
12.5.2MMX寄存器
12.5.3中斷處理
12.6PowerPC處理器
12.6.1寄存器組織
12.6.2中斷處理
12.7推薦的參考文獻
12.8關(guān)鍵詞、思考題和習題
第13章精簡指令集計算機
13.1指令執(zhí)行特征
13.1.1操作
13.1.2操作數(shù)
13.1.3過程調(diào)用
13.1.4結(jié)論
13.2大寄存器組方案的使用
13.2.1寄存器窗口
13.2.2全局變量
13.2.3大寄存器組與cache的對比
13.3基于編譯器的寄存器優(yōu)化
13.4精簡指令集體系結(jié)構(gòu)
13.4.1CISC的理由
13.4.2精簡指令集體系結(jié)構(gòu)特征
13.4.3CISC與RISC特征對比
13.5RISC流水線技術(shù)
13.5.1規(guī)整指令的流水線技術(shù)
13.5.2流水線的優(yōu)化
13.6MIPSR4000
13.6.1指令集
13.6.2指令流水線
13.7SPARC
13.7.1SPARC寄存器組
13.7.2指令集
13.7.3指令格式
13.8RISC與CISC的爭論
13.9推薦的參考文獻
13.10關(guān)鍵詞、思考題和習題
第14章指令級并行性和超標量處理器
14.1概述
14.1.1超標量與超級流水線
14.1.2限制
14.2設(shè)計考慮
14.2.1指令級并行性和機器并行性
14.2.2指令發(fā)射策略
14.2.3寄存器重命名
14.2.4機器并行性
14.2.5轉(zhuǎn)移預測
14.2.6超標量執(zhí)行
14.2.7超標量實現(xiàn)
14.3Pentium4
14.3.1由前端到跟蹤cache
14.3.2無序執(zhí)行邏輯
14.3.3整數(shù)和浮點執(zhí)行單元
14.4PowerPC
14.4.1PowerPC601
14.4.2轉(zhuǎn)移處理
14.4.3PowerPC620
14.5推薦的參考文獻
14.6關(guān)鍵詞、思考題和習題
第15章IA—64體系結(jié)構(gòu)
15.1推動因素
15.2通常組織
15.3判定、推測和軟件流水
15.3.1指令格式
15.3.2匯編語言格式
15.3.3判定執(zhí)行
15.3.4控制推測
15.3.5數(shù)據(jù)推測
15.3.6軟件流水
15.41A-64指令級體系結(jié)構(gòu)
1S.4.1寄存器堆棧
15.4.2當前棧幀標示器和先前功能狀態(tài)寄存器
15.51tanium處理器組織
15.6推薦的參考文獻和Web站點
15.7關(guān)鍵詞、思考題和習題
第四部分控制器
第16章控制器操作
16.1微操作
16.1.1指令周期的子周期
16.1.2指令周期
16.2CPU控制
16.2.1功能需求
16.2.2控制信號
16.2.3控制信號舉例
16.2.4CPU內(nèi)部組織
16.2.5Intel8085
16.3硬連線實現(xiàn)
16.3.1控制器輸入
16.3.2控制器邏輯
16.4推薦的參考文獻
16.5關(guān)鍵詞、思考題和習題
第17章微程序式控制
17.1基本概念
17.1.1微指令
17.1.2微程序式控制器
17.1.3Wilkes控制
17.1.4優(yōu)缺點
17.2微指令排序
17.2.1設(shè)計考慮
17.2.2排序技術(shù)
17.2.3地址生成
17.2.4LSI-11微指令排序
17.3微指令執(zhí)行
17.3.1微指令分類法
17.3.2微指令編碼
17.3.3LSI—ll微指令執(zhí)行
17.3.41BM3033微指令執(zhí)行
17.4T18800
17.4.1微指令格式
17.4.2微順序器
17.4.3帶寄存器的ALU
17.S微程序應(yīng)用
17.6推薦的參考文獻
17.7關(guān)鍵詞、思考題和習題
第五部分并行處理的組織
第18章并行處理
18.1多處理機組織
18.1.1并行處理機系統(tǒng)類型
18.1.2并行組織
18.2對稱多處理機
18.2.1組織
18.2.2多處理機操作系統(tǒng)設(shè)汁考慮
18.2.3大型機SMP
18.3cache一致性和MESI協(xié)議.
18.3.1軟件解決方案
18.3.2硬件解決方案
18.3.3MESI協(xié)議
18.4機群系統(tǒng)
18.4.1機群系統(tǒng)配置
18.4.2操作系統(tǒng)設(shè)計問題
18.4.3機群計算機體系結(jié)構(gòu)
18.4.4機群系統(tǒng)與SMP的對比
18.5非均勻存儲器存取
18.5.1推動因素
18.5.2組織
18.5.3NUMA的贊成票和反對票
18.6向量計算
18.6.1向量計算方法
18.6.21BM3090向量設(shè)備
18.7推薦的參考文獻
18.8關(guān)鍵詞、思考題和習題
附錄A計算機組織與體系結(jié)構(gòu)課題
A.1研究性課題
A.2仿真性課題
A.2.1SimpleScalar
A.2.2SMPCache
A.3閱讀／報告類題目
參考文獻