VHDL入門·解惑·經(jīng)典實例·經(jīng)驗總結(jié)

入門篇第1章 VHDL初探1.1 VHDL簡介31.1.1 VHDL的特點31.1.2 設(shè)計流程41.1.3 初學(xué)者如何學(xué)好VHDL61.2 VHDL與MAX+plus II的初體驗71.2.1 設(shè)計輸入71.2.2 編譯101.2.3 仿真121.2.4 引腳圖編輯151.2.5 重編譯與時序仿真171.2.6 下載171.2.7 實際驗證19第2章 VHDL入門2.1 VHDL程序結(jié)構(gòu)202.1.1 實體222.1.2 結(jié)構(gòu)體242.1.3 庫與包的調(diào)用262.2 VHDL基本數(shù)據(jù)類型272.2.1 VHDL預(yù)定義數(shù)據(jù)類型272.2.2 IEEE預(yù)定義標準邏輯位與矢量312.2.3 用戶自定義的數(shù)據(jù)類型322.3 VHDL數(shù)據(jù)對象322.3.1 信號332.3.2 變量362.3.3 常數(shù)372.4 VHDL運算符382.4.1 算術(shù)運算符392.4.2 并置運算符392.4.3 關(guān)系運算符402.4.4 邏輯運算符402.5 VHDL并行語句412.5.1 并行信號賦值語句432.5.2 進程語句472.6 VHDL順序語句542.6.1 賦值語句542.6.2 流程控制語句56第3章 狀態(tài)機在VHDL中的實現(xiàn)3.1 Moore狀態(tài)機的VHDL描述633.2 Mealy狀態(tài)機的VHDL描述693.3 狀態(tài)機的容錯設(shè)計72第4章 系統(tǒng)層次化設(shè)計4.1 層次化設(shè)計的概念744.2 在MAX+plus II中實現(xiàn)層次化設(shè)計754.2.1 元件重用754.2.2 多層次設(shè)計的實現(xiàn)79第5章 系統(tǒng)層次化設(shè)計進階5.1 元件例化815.2 程序包845.3 類屬映射86解惑篇第6章 初學(xué)者常見問題解答6.1 關(guān)于設(shè)計方法916.2 關(guān)于信號與變量936.3 關(guān)于順序語句的順序性96** 關(guān)于仿真與綜合996.5 關(guān)于MAX+plus II100實例篇第7章 常用電路的VHDL程序7.1 分頻電路1057.1.1 偶數(shù)倍分頻1057.1.2 奇數(shù)倍分頻1077.2 七段數(shù)碼管驅(qū)動電路1087.2.1 并行連接的七段數(shù)碼管驅(qū)動程序1097.2.2 串行連接的七段數(shù)碼管驅(qū)動程序1137.3 鍵盤掃描電路1157.4 鍵盤消抖電路1217.5 同步整形電路1227.6 三態(tài)緩沖器1257.7 SRAM控制電路1267.7.1 SRAM UT62256的讀/寫時序說明1277.7.2 用CPLD/FPGA控制SRAM的讀/寫1307.8 Flex10K10內(nèi)部RAM的讀/寫132第8章 交通燈控制器8.1 任務(wù)書1368.2 參考設(shè)計1378.2.1 系統(tǒng)框圖1378.2.2 計數(shù)器的設(shè)計1388.2.3 控制器的設(shè)計1398.2.4 分位譯碼電路的設(shè)計1418.2.5 頂層文件元件連接圖1438.3 練習(xí)題1438.3.1 用狀態(tài)機實現(xiàn)交通燈控制器1438.3.2 計時秒表143第9章 乒乓游戲機9.1 任務(wù)書1449.2 參考設(shè)計1459.2.1 系統(tǒng)框圖1459.2.2 狀態(tài)機的設(shè)計1469.2.3 記分器的設(shè)計1529.2.4 頂層文件元件連接圖1539.3 練習(xí)題1549.3.1 乒乓游戲機功能擴展要求1549.3.2 經(jīng)典數(shù)學(xué)游戲——過河1549.3.3 3層電梯控制器154第10章 數(shù)字頻率計10.1 任務(wù)書15610.2 頻率與周期的測量原理15710.2.1 測頻的原理15710.2.2 測周期的原理15810.3 參考設(shè)計15810.3.1 系統(tǒng)框圖15810.3.2 狀態(tài)機的設(shè)計16010.3.3 計數(shù)器的設(shè)計16510.3.4 頂層文件元件連接圖16810.4 練習(xí)題16910.4.1 洗衣機控制器16910.4.2數(shù)字鐘170第11章 自動打鈴系統(tǒng)11.1 任務(wù)書17111.2 參考設(shè)計17211.2.1 系統(tǒng)框圖17211.2.2 狀態(tài)機的設(shè)計17311.2.3 計時/調(diào)時模塊的設(shè)計17911.2.4 打鈴時間設(shè)定模塊的設(shè)計18111.2.5 打鈴長度設(shè)定模塊的設(shè)計18311.2.6 顯示控制及打鈴控制模塊的設(shè)計18411.2.7 其他模塊的設(shè)計18811.2.8 頂層文件元件連接圖19111.3 練習(xí)題192第12章 WCDMA短碼生成器12.1 任務(wù)書19412.2 參考設(shè)計19512.3 練習(xí)題204第13章 Franaszek編/譯碼器13.1 任務(wù)書20613.2 參考設(shè)計20713.2.1 總體方案設(shè)計20713.2.2 狀態(tài)機的設(shè)計20913.2.3 LPM_ROM的配置21313.2.4 緩存控制器的設(shè)計21413.2.5 頂層文件波形仿真21813.3 練習(xí)題219經(jīng)驗篇第14章 VHDL的綜合14.1 LOOP語句的綜合22414.2 進程的綜合22514.2.1 可綜合的進程格式22514.2.2 進程綜合結(jié)果的討論22714.3 VHDL可綜合編程的一般規(guī)則229附錄AVHDL保留字附錄B常用語法附錄CIEEE庫中ARITH程序包聲明附錄DIEEE庫中SIGNED/UNSIGNED程序包聲明參考文獻