數(shù)字電子技術(shù)

第1章 邏輯代數(shù)基礎(chǔ)
1. 1 概述
1. 2 數(shù)制與代碼
1. 2. 1 數(shù)制
1. 2. 2 代碼
1. 3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1. 3. 1 基本算術(shù)運(yùn)算
1. 3. 2 帶符號(hào)數(shù)的表示及運(yùn)算
1. 4 邏輯代數(shù)中的邏輯運(yùn)算
1. 4. 1 基本邏輯運(yùn)算
1. 4. 2 復(fù)合邏輯運(yùn)算
1. 5 邏輯代數(shù)的基本定律和規(guī)則
1. 5. 1 邏輯代數(shù)的基本定律
1. 5. 2 邏輯代數(shù)的基本規(guī)則
1. 6 邏輯函數(shù)及其描述方法
1. 6. 1 邏輯函數(shù)
1. 6. 2 邏輯函數(shù)的描述
1. 7 邏輯函數(shù)的化簡(jiǎn)
1. 7. 1 邏輯函數(shù)的最簡(jiǎn)形式
1. 7. 2 代數(shù)化簡(jiǎn)法
1. 7. 3 卡諾圖化簡(jiǎn)法
1. 7. 4 含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)偽化簡(jiǎn)
習(xí)題1
第2章 門電路
2. 1 概述
2. 2 半導(dǎo)體二極管和三極管的開關(guān)特性
2. 2. 1 半導(dǎo)體二極管的開關(guān)特性
2. 2. 2 半導(dǎo)體三極管的開關(guān)特性
2. 3 簡(jiǎn)單的與. 或. 非門電路
2. 3. 1 二極管與門
2. 3. 2 二極管或門
2. 3. 3 三極管非門
2. 4 數(shù)字集成電路概述
2. 5 TTL門電路
2. 5. 1 74系列門電路結(jié)構(gòu)和工作原理
2. 5. 2 74S系列門電路
2. 5. 3 74LS系列門電路
2. 5. 4 74AS系列和74ALS系列門電路
2. 5. 5 TTL門電路靜態(tài)特性與參數(shù)
2. 5. 6 TTL門電路動(dòng)態(tài)特性
2. 5. 7 其他類型的TTL門電路
2. 6 CMOS門電路
2. 6. 1 CMOS門電路結(jié)構(gòu)和工作原理
2. 6. 2 CMOS門電路靜態(tài)特性及參數(shù)
2. 6. 3 CMOS門電路動(dòng)態(tài)特性
2. 6. 4 其他類型的CMOS門電路
習(xí)題2
第3章 組合邏輯電路
3. 1 概述
3. 2 門級(jí)組合邏輯電路的分析和設(shè)計(jì)方法
3. 2. 1 門級(jí)組合邏輯電路的分析方法
3. 2. 2 門級(jí)組合邏輯電路的設(shè)計(jì)方法
3. 3 常用的組合邏輯單元電路
3. 3. 1 編碼器 Encoder
3. 3. 2 譯碼器 Decoder
3. 3. 3 數(shù)據(jù)選擇器 Data Selector
3. 3. 4 加法器 Adder
3. 3. 5 數(shù)值比較器 Comparator
3. 4 單元級(jí)組合邏輯電路的設(shè)計(jì)和分析方法
3. 4. 1 單元級(jí)組合邏輯電路的設(shè)計(jì)方法
3. 4. 2 單元級(jí)組合邏輯電路的分析方法
3. 5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
3. 5. 1 競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象
3. 5. 2 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的檢查方法
3. 5. 3 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的消除
習(xí)題3
第4章 觸發(fā)器
4. 1 基本RS觸發(fā)器
4. 1. 1 電路結(jié)構(gòu)與工作原理
4. 1. 2 基本RS觸發(fā)器的功能描述
4. 2 同步 鐘控 RS觸發(fā)器
4. 2. 1 電路結(jié)構(gòu)及工作原理
4. 2. 2 同步RS觸發(fā)器的動(dòng)作特點(diǎn)
4. 2. 3 同步RS觸發(fā)器的空翻現(xiàn)象
4. 3 JK觸發(fā)器
4. 3. 1 主從JK觸發(fā)器的電路結(jié)構(gòu)及工作原理
4. 3. 2 主從JK觸發(fā)器的動(dòng)作特點(diǎn)
4. 3. 3 主從JK觸發(fā)器的脈沖工作特性
4. 3. 4 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
4. 4 邊沿觸發(fā)器
4. 4. 1 維持-阻塞型D觸發(fā)器
4. 4. 2 由CMOS傳輸門構(gòu)成的邊沿觸發(fā)器
4. 4. 3 利用傳輸延遲時(shí)間構(gòu)成的邊沿觸發(fā)器
習(xí)題4
第5章 時(shí)序邏輯電路
5. 1 概述
5. 1. 1 時(shí)序邏輯電路的組成
5. 1. 2 時(shí)序邏輯電路的分類
5. 1. 3 時(shí)序邏輯功能的描述方法
5. 2 時(shí)序邏輯電路的分析
5. 2. 1 時(shí)序邏輯電路的分析方法
5. 2. 2 同步時(shí)序邏輯電路的分析舉例
5. 2. 3 異步時(shí)序邏輯電路的分析舉例
5. 3 寄存器
5. 3. 1 數(shù)碼寄存器
5. 3. 2 移位寄存器
5. 4 計(jì)數(shù)器
5. 4. 1 二進(jìn)制計(jì)數(shù)器
5. 4. 2 十進(jìn)制計(jì)數(shù)器
5. 4. 3 任意進(jìn)制計(jì)數(shù)器
5. 5 時(shí)序邏輯電路的設(shè)計(jì)
5. 5. 1 用小規(guī)模集成器件設(shè)計(jì)時(shí)序電路
5. 5. 2 采用中規(guī)模集成器件設(shè)計(jì)時(shí)序電路
習(xí)題5
第6章 存儲(chǔ)器和可編程邏輯器件
6. 1 半導(dǎo)體存儲(chǔ)器
6. 1. 1 概述
6. 1. 2 掩膜只讀存儲(chǔ)器ROM
6. 1. 3 隨機(jī)存取存儲(chǔ)器RAM
6. 1. 4 存儲(chǔ)器容量的擴(kuò)展
6. 2 可編程邏輯器件基礎(chǔ)
6. 2. 1 PLD發(fā)展概況
6. 2. 2 PLD電路的表示方法
6. 3 低密度可編程邏輯器件
6. 3. 1 可編程只讀存儲(chǔ)器PROM
6. 3. 2 可編程邏輯陣列PLA
6. 3. 3 可編程陣列邏輯PAL
6. 3. 4 通用陣列邏輯GAL
6. 4 高密度可編程邏輯器件HDPLD
6. 4. 1 陣列擴(kuò)展型HDPLD
6. 4. 2 現(xiàn)場(chǎng)可編程門陣列FPGA
6. 5 可編程邏輯器件的開發(fā)
6. 5. 1 可編程邏輯器件的開發(fā)過(guò)程
6. 5. 2 可編程邏輯器件的編程技術(shù)
6. 5. 3 邊界掃描測(cè)試技術(shù)
習(xí)題6
第7章 數(shù)模和模數(shù)轉(zhuǎn)換
7. 1 概述
7. 2 數(shù)模轉(zhuǎn)換器
7. 2. 1 D／A轉(zhuǎn)換器的基本工作原理
7. 2. 2 D／A轉(zhuǎn)換器的主要電路形式
7. 2. 3 D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7. 2. 4 8位集成DAC0832
7. 3 模數(shù)轉(zhuǎn)換器
7. 3. 1 A／D轉(zhuǎn)換器的基本工作原理
7. 3. 2 A／D轉(zhuǎn)換器的主要電路形式
7. 3. 3 A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7. 3. 4 8位集成ADC0809
習(xí)題7
第8章 脈沖波形的產(chǎn)生與整形
8. 1 概述
8. 1. 1 脈沖信號(hào)
8. 1. 2 脈沖信號(hào)的參數(shù)
8. 1. 3 脈沖產(chǎn)生電路的暫態(tài)分析公式
8. 2 555定時(shí)器
8. 2. 1 555定時(shí)器的電路結(jié)構(gòu)
8. 2. 2 555定時(shí)器的功能
8. 3 單穩(wěn)態(tài)觸發(fā)器
8. 3. 1 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
8. 3. 2 集成單穩(wěn)態(tài)觸發(fā)器
8. 3. 3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
8. 4 施密特觸發(fā)器
8. 4. 1 555定時(shí)器構(gòu)成的施密特觸發(fā)器
8. 4. 2 集成施密特觸發(fā)器
8. 4. 3 施密特觸發(fā)器的應(yīng)用
8. 5 多諧振蕩器
8. 5. 1 555定時(shí)器構(gòu)成的多諧振蕩器
8. 5. 2 石英晶體多諧振蕩器
習(xí)題8
附錄A 常用邏輯符號(hào)對(duì)照表
附錄B 數(shù)字集成電路型號(hào)命名法
附錄C 專業(yè)詞匯英漢對(duì)照表
附錄D 其他類型的雙極型數(shù)字集成電路
D1 ECL電路
D2 I2L電路
附錄E 有關(guān)MOS門電路的幾個(gè)問(wèn)題
E1 PMOS電路和NMOS電路
E2 CMOS門電路的改進(jìn)
E3 CMOS電路的安全防護(hù)
E4 CMOS電路與TTL電路的接口
參考文獻(xiàn)