注冊(cè) | 登錄讀書(shū)好,好讀書(shū),讀好書(shū)!
讀書(shū)網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書(shū)科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)信息系統(tǒng)可編程器件EDA技術(shù)與實(shí)踐

可編程器件EDA技術(shù)與實(shí)踐

可編程器件EDA技術(shù)與實(shí)踐

定 價(jià):¥29.00

作 者: 李國(guó)洪,沈明山主編
出版社: 機(jī)械工業(yè)出版社
叢編項(xiàng): 普通高等教育規(guī)劃教材
標(biāo) 簽: Protel/EDA

ISBN: 9787111146247 出版時(shí)間: 2004-07-24 包裝: 平裝
開(kāi)本: 26cm 頁(yè)數(shù): 309 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)是電子設(shè)計(jì)技術(shù)和先進(jìn)的電子制造技術(shù)的核心。本書(shū)基于電子系統(tǒng)設(shè)計(jì)并從教學(xué)和實(shí)用角度出發(fā),闡述了基于可編程器件EDA技術(shù)的主要內(nèi)容。包括EDA技術(shù)概述??删幊踢壿嬈骷c數(shù)字系統(tǒng)的設(shè)計(jì)、可編程模擬器件及其開(kāi)發(fā)、EDA軟件系統(tǒng)開(kāi)發(fā)工具、硬件描述語(yǔ)言和EDA設(shè)計(jì)綜合實(shí)例與實(shí)驗(yàn)。在內(nèi)容上力求做到結(jié)合新穎而詳盡的設(shè)計(jì)實(shí)例,深入淺出,信息量大,注重實(shí)踐。使未接受過(guò)EDA實(shí)踐的電類專業(yè)學(xué)生、工程技術(shù)人員使用本書(shū)能迅速進(jìn)入EDA領(lǐng)域,掌握從事電子系統(tǒng)設(shè)計(jì)工作所必備的基本能力和技能;并通過(guò)EDA設(shè)計(jì)綜合實(shí)例使不同層面的讀者提高其EDA技術(shù)應(yīng)用水平。本書(shū)可作為高等學(xué)校電子電氣信息類、儀器儀表類、自動(dòng)化類及其他相近專業(yè)本、??粕娮蛹夹g(shù)綜合實(shí)踐與EDA課程教材和教學(xué)參考書(shū),相關(guān)專業(yè)的工程技術(shù)人員學(xué)習(xí)EDA技術(shù)的參考書(shū),也可供各種EDA技術(shù)培訓(xùn)班使用。

作者簡(jiǎn)介

暫缺《可編程器件EDA技術(shù)與實(shí)踐》作者簡(jiǎn)介

圖書(shū)目錄


前言
第一章 EDA技術(shù)概述
  第一節(jié) EDA技術(shù)的發(fā)展及其未來(lái)
  第二節(jié) EDA技術(shù)的構(gòu)成要素
  第三節(jié) EDA軟件系統(tǒng)的構(gòu)成
  第四節(jié) 基于可編程器件的EDA技術(shù)設(shè)計(jì)流程
第二章 可編程邏輯器件與數(shù)字系統(tǒng)的設(shè)計(jì)
  第一節(jié) 可編程邏輯器件概述
  第二節(jié) Altera系列可編程邏輯器件
  第三節(jié) 基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
第三章 EDA數(shù)字系統(tǒng)開(kāi)發(fā)軟件
  第一節(jié) MAX+PLUS II概述
  第二節(jié) MAX+PLUS II的基本操作
  第三節(jié) MAX+PLUS II的設(shè)計(jì)輸入方法
  第四節(jié) MAX+PLUS II的設(shè)計(jì)處理過(guò)程
  第五節(jié) FPGA開(kāi)發(fā)軟件Xilinx Foundation
  第六節(jié) ispLSI開(kāi)發(fā)軟件Lattice ispEXPERT
第四章 硬件描述語(yǔ)言VHDL編程基礎(chǔ)
  第一節(jié) 概述
  第二節(jié) VHDL與高級(jí)語(yǔ)言的區(qū)別
  第三節(jié) VHDL的基本數(shù)據(jù)類型
  第四節(jié) VHDL的基本描述語(yǔ)句
  第五節(jié) 子程序
  第六節(jié) 程序包和庫(kù)
  第七節(jié) 基本邏輯電路設(shè)計(jì)
  第八節(jié) 狀態(tài)機(jī)制的VHDL設(shè)計(jì)
第五章 可編程模擬器件及其開(kāi)發(fā)軟件PAC-Designer
  第一節(jié) 可編程模擬器件概述
  第二節(jié) Lattice的ispPAC系列的結(jié)構(gòu)
  第三節(jié) ispPAC的接口電路
  第四節(jié) ispPAC增益調(diào)整方法
  第五節(jié) 有源濾波器設(shè)計(jì)
  第六節(jié) PAC-Designer軟件使用方法
第六章 EDA設(shè)計(jì)綜合實(shí)例與實(shí)驗(yàn)
  第一節(jié) 數(shù)字電路綜合設(shè)計(jì)實(shí)例
  第二節(jié) 計(jì)算機(jī)接口設(shè)計(jì)實(shí)例
  第三節(jié) 數(shù)?;旌想娐吩O(shè)計(jì)實(shí)例
附錄 EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)資源
參考文獻(xiàn)

本目錄推薦

掃描二維碼
Copyright ? 讀書(shū)網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)