VHDL電路設(shè)計(jì)實(shí)用教程

第1章 VHDL開發(fā)工具M(jìn)AX plusII
1. 1 MAX plusII的安裝
1. 2 MAX plusII設(shè)計(jì)的輸人
1. 2. 1 MAX plusII的啟動(dòng)
1. 2. 2 新的圖形文件的建立
1. 2. 3 保存文件
1. 2. 4 指定項(xiàng)目名稱
1. 2. 5 創(chuàng)建默認(rèn)符號(hào)
1. 3 項(xiàng)目的編譯
1. 3. 1 打開并指向要編譯的文件
1. 3. 2 打開編譯器窗口
1. 3. 3 器件的選擇及管腳的分配
1. 3. 4 全局邏輯綜合方式的選擇
1. 3. 5 FLEX器件的進(jìn)位／級(jí)聯(lián)鏈的設(shè)置
1. 3. 6 定時(shí)的設(shè)置
1. 3. 7 編譯
1. 4 定時(shí)分析
1. 5 時(shí)間仿真
1. 6 器件的編程
1. 6. 1 利用Altera編程器對(duì)MAX和EPROM系列器件進(jìn)行編程
1. 6. 2 通過JTAG實(shí)現(xiàn)在系統(tǒng)編程
1. 6. 3 利用ByteBlaster配置FLEX系列器件
第2章 VHDL語(yǔ)言程序的基本結(jié)構(gòu)
2. 1 實(shí)體
2. 1. 1 實(shí)體說明
2. 1. 2 結(jié)構(gòu)體
2. 2 結(jié)構(gòu)體的子結(jié)構(gòu)描述
2. 2. 1 塊 BLOCK 語(yǔ)句結(jié)構(gòu)
2. 2. 2 進(jìn)程 PROCESS 語(yǔ)句結(jié)構(gòu)
2. 3 子程序 SUBPROGRAM 語(yǔ)句結(jié)構(gòu)
2. 3. 1 過程
2. 3. 2 函數(shù)
2. 4 子程序的重載
2. 4. 1 函數(shù)的重載
2. 4. 2 過程的重載
第3章 程序包及庫(kù)和配置
3. 1 程序包
3. 1. 1 程序包首
3. 1. 2 程序包體
3. 2 庫(kù)
3. 3 配置
3. 3. 1 默認(rèn)配置
3. 3. 2 元件配置
3. 3. 3 結(jié)構(gòu)體的配置
3. 3. 4 塊的配置
第4章 VHDL語(yǔ)言的對(duì)象和數(shù)據(jù)類型及運(yùn)算操作符
4. 1 VHDL的對(duì)象
4. 1. 1 常量
4. 1. 2 變量
4. 1. 3 信號(hào)
4. 1. 4 信號(hào)與變量的區(qū)別
4. 2 VHDL的數(shù)據(jù)類型
4. 2. 1 標(biāo)準(zhǔn)的數(shù)據(jù)類型
4. 2. 2 用戶自定義的數(shù)據(jù)類型
4. 2. 3 用戶定義的子類型
4. 3 IEEE預(yù)定義的標(biāo)準(zhǔn)
4. 3. 1 標(biāo)準(zhǔn)邏輯位STD_LOGIC數(shù)據(jù)類型
4. 3. 2 標(biāo)準(zhǔn)邏輯矢量STD_LOGIC_VECTOR數(shù)據(jù)類型
4. 3. 3 其他預(yù)定義標(biāo)準(zhǔn)數(shù)據(jù)類型
4. 4 數(shù)據(jù)類型的轉(zhuǎn)換
4. 4. 1 函數(shù)轉(zhuǎn)換法
4. 4. 2 類型標(biāo)記轉(zhuǎn)換法
4. 4. 3 常數(shù)轉(zhuǎn)換法
4. 5 VHDL語(yǔ)言的運(yùn)算操作符
4. 5. 1 邏輯運(yùn)算符
4. 5. 2 算術(shù)運(yùn)算符
4. 5. 3 并置運(yùn)算
4. 5. 4 關(guān)系運(yùn)算符
4. 5. 5 移位運(yùn)算符
4. 5. 6 運(yùn)算符的重載
第5章 VHDL結(jié)構(gòu)體的描述方式
5. 1 結(jié)構(gòu)體的行為描述方式
5. 2 結(jié)構(gòu)體的數(shù)據(jù)流描述方式
5. 3 結(jié)構(gòu)體的結(jié)構(gòu)描述方式
5. 4 結(jié)構(gòu)體的混合描述方式
第6章 VHDL語(yǔ)言中的順序語(yǔ)句
6. 1 WAIT語(yǔ)句
6. 1. 1 WAITON語(yǔ)句
6. 1. 2 WAITUNTIL語(yǔ)句
6. 1. 3 WAITFOR語(yǔ)句
6. 1. 4 多條件WAIT語(yǔ)句
6. 1. 5 超時(shí)等待處理
6. 2 變量賦值語(yǔ)句
6. 3 信號(hào)代人語(yǔ)句
6. 4 IF語(yǔ)句
6. 4. 1 門閂控制語(yǔ)句
6. 4. 2 二選一控制語(yǔ)句
6. 4. 3 IP語(yǔ)句的多選擇控制語(yǔ)句
6. 5 CASE語(yǔ)句
6. 6 LOOP語(yǔ)句
6. 6. 1 FORLOOP語(yǔ)句
6. 6. 2 WHILELOOP語(yǔ)句
6. 7 NEXT語(yǔ)句
6. 8 EXIT語(yǔ)句
6. 9 RETURN語(yǔ)句
6. 10 NULL語(yǔ)句
6. 11 過程調(diào)用語(yǔ)句
6. 12 斷言 ASSERT 語(yǔ)句
6. 13 REPORT語(yǔ)句
第7章 VHDL語(yǔ)言中的并行語(yǔ)句
7. 1 進(jìn)程語(yǔ)句
7. 2 并行信號(hào)代人語(yǔ)句
7. 2. 1 并發(fā)信號(hào)代人語(yǔ)句
7. 2. 2 條件信號(hào)代人語(yǔ)句
7. 2. 3 選擇信號(hào)代人語(yǔ)句
7. 3 并行過程調(diào)用語(yǔ)句
7. 4 塊語(yǔ)句
7. 5 并行斷言語(yǔ)句
7. 6 元件例化語(yǔ)句
7. 7 生成語(yǔ)句
7. 7. 1 FOR格式的生成語(yǔ)句
7. 7. 2 IF格式的生成語(yǔ)句
第8章 組合邏輯電路設(shè)計(jì)
8. 1 門電路
8. 1. 1 輸入與門
8. 1. 2 輸入或門
8. 1. 3 二輸入與非門
8. 1. 4 二輸人或非門
8. 1. 5 反相器
8. 1. 6 二輸入異或門
8. 1. 7 四輸入與非門
8. 2 編碼器和譯碼器
8. 2. 1 編碼器
8. 2. 2 譯碼器
8. 3 多路選擇器
8. 3. 1 二選一多路選擇器
8. 3. 2 四選一多路選擇器
8. 4 比較器
8. 5 加法器
8. 5. 1 半加器
8. 5. 2 全加器
8. 6 求補(bǔ)器
8. 7 三態(tài)門
第9章 時(shí)序邏輯電路設(shè)計(jì)
9. 1 時(shí)鐘信號(hào)和復(fù)位信號(hào)
9. 1. 1 時(shí)鐘信號(hào)
9. 1. 2 復(fù)位信號(hào)
9. 2 觸發(fā)器
9. 2. 1 D觸發(fā)器
9. 2. 2 JK觸發(fā)器
9. 2. 3 T觸發(fā)器
9. 2. 4 鎖存器
9. 3 寄存器
9. 4 移位寄存器
9. 4. 1 串行輸入. 串行輸出移位寄存器
9. 4. 2 循環(huán)移位寄存器
9. 5 計(jì)數(shù)器
9. 5. 1 同步計(jì)數(shù)器
9. 5. 2 異步計(jì)數(shù)器
第10章 有限狀態(tài)機(jī)的設(shè)計(jì)
10. 1 一個(gè)有限狀態(tài)機(jī)的描述實(shí)例
10. 1. 1 功能要求
10. 1. 2 狀態(tài)分析
10. 1, 3 交通燈控制器的三進(jìn)程描述方式
10, 1. 4 交通燈控制器的雙進(jìn)程描述方式
10. 1. 5 交通燈控制器的單進(jìn)程描述方式
10. 2 有限狀態(tài)機(jī)的復(fù)位
10. 2. 1 同步復(fù)位信號(hào)
10. 2. 2 異步復(fù)位信號(hào)
第11章 VHDL語(yǔ)言的設(shè)計(jì)實(shí)例一：頻率計(jì)的設(shè)計(jì)
11. 1 頻率計(jì)實(shí)現(xiàn)的功能
11. 2 頻率計(jì)各部分的分析
11. 3 頻率計(jì)各部分的設(shè)計(jì)和實(shí)現(xiàn)
11. 3. 1 時(shí)基進(jìn)程的設(shè)計(jì)和實(shí)現(xiàn)
11. 3. 2 計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn)
11. 3. 3 七段譯碼器的設(shè)計(jì)和實(shí)現(xiàn)
11. 4 頻率計(jì)的綜合設(shè)計(jì)
第12章 VHDL語(yǔ)言的設(shè)計(jì)實(shí)例二：計(jì)算器的設(shè)計(jì)
12. 1 計(jì)算器實(shí)現(xiàn)的功能
12. 2 計(jì)算器各個(gè)組成部分的分析
12. 2. 1 計(jì)算器的計(jì)算部分
12. 2. 2 計(jì)算器的存儲(chǔ)部分
12. 2. 3 計(jì)算器的顯示部分
12. 2. 4 計(jì)算器的輸入部分
12. 3 計(jì)算器各部分的設(shè)計(jì)和實(shí)現(xiàn)
12. 3. 1 計(jì)算器計(jì)算部分的設(shè)計(jì)和實(shí)現(xiàn)
12. 3. 2 計(jì)算器輸入部分的設(shè)計(jì)和實(shí)現(xiàn)
12. 3. 3 計(jì)算器顯示部分的設(shè)計(jì)和實(shí)現(xiàn)
12. 4 計(jì)算器的綜合設(shè)計(jì)
第13章 VHDL語(yǔ)言的編碼格式
13. 1 文件頭的編碼格式
13. 2 修改說明的格式
13. 3 源代碼的注釋
13. 4 VHDL語(yǔ)言中實(shí)體的命名
13. 5 VHDL語(yǔ)言中的結(jié)構(gòu)體的命名
13. 6 程序包的書寫格式
13. 7 函數(shù)和過程的編碼格式
13. 8 信號(hào)的編碼格式
13. 9 變量的編碼格式
13. 10 進(jìn)程的編碼規(guī)則
13. 11 時(shí)鐘信號(hào)的編碼規(guī)則
13. 12 測(cè)試工作臺(tái)的編碼規(guī)則
13. 13 其他的編碼規(guī)則
附錄A VHDL比語(yǔ)言的保留字
參考文獻(xiàn)