注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術(shù)計算機/網(wǎng)絡(luò)計算機組織與體系結(jié)構(gòu)片上系統(tǒng):可重用設(shè)計方法學

片上系統(tǒng):可重用設(shè)計方法學

片上系統(tǒng):可重用設(shè)計方法學

定 價:¥35.00

作 者: (美)Michael Keating,(美)Pierre Bricaud著;沈戈[等]譯;沈戈譯
出版社: 電子工業(yè)出版社
叢編項: 國外電子與通信教材系列
標 簽: 電路設(shè)計

ISBN: 9787505393387 出版時間: 2004-05-01 包裝: 簡裝本
開本: 24cm 頁數(shù): 226 字數(shù):  

內(nèi)容簡介

  本書是VSIA(VirtualSocketInterfaceAlliance,虛擬插件接口聯(lián)盟)發(fā)布相關(guān)設(shè)計標準時的主要參考書目之一。在我們第一次拜讀了本書的英文版后,就一直遵循著書中提供的片上系統(tǒng)可重用設(shè)計方法進行我們自己的設(shè)計,并取得了很好的效果。本書所涉及的相關(guān)實踐經(jīng)驗非常有助于國內(nèi)廣大集成電路設(shè)計者進行相應的設(shè)計。本書指出許多片上系統(tǒng)設(shè)計中常遇到的問題并提出了對應的解決方案,通過遵循書中所提到的設(shè)計規(guī)則,設(shè)計者可以在設(shè)計過程中避免許多類似問題的發(fā)生。對全文的翻譯結(jié)合了我們在片上系統(tǒng)設(shè)計實踐中使用本書的經(jīng)驗,譯者相信本書一定能使設(shè)計者在設(shè)計過程中受益匪淺。書中的設(shè)計規(guī)則易于理解,在很大程度上覆蓋了ASIC設(shè)計的各個方面,并且從設(shè)計應用的角度描述了如何完成one-pass-tapeout。書中的設(shè)計規(guī)則并未涉及全定制設(shè)計的一些方面,比如鎖存器的設(shè)計等,但是規(guī)則的大部分可以用來指導進行全定制設(shè)計且有利于全定制設(shè)計的復用。本書講述了片上系統(tǒng)設(shè)計中可重用設(shè)計實現(xiàn)過程所需注意的各種規(guī)則,這些規(guī)則都基于作者在進行片上系統(tǒng)可重用設(shè)計時的切身體會,同時也是許多IC公司在進行可重用設(shè)計時所遵循的。雖然隨著工藝和電子設(shè)計自動化工具的不斷發(fā)展,可重用設(shè)計方法也會隨之不斷進步,但是本書所講述的方法卻是可重用設(shè)計的基礎(chǔ)并會在將來的可重用設(shè)計中繼續(xù)被遵循。本書是SoC設(shè)計方面的一本經(jīng)典著作。書中許多有關(guān)基于IP核的SoC設(shè)計方法的基本概念已被VSIA國際標準組織引用。本書內(nèi)容主要取材于作者在集成電路設(shè)計工程方面的實踐經(jīng)驗和理論。全書共13章,前5章從SoC設(shè)計的基本概念出發(fā),介紹了片上系統(tǒng)設(shè)計過程、系統(tǒng)級設(shè)計問題(包括規(guī)則和工具)、核設(shè)計過程、RTL編碼指南等方面的基礎(chǔ)知識。然后進一步詳細講解了SoC設(shè)計實踐方面的方法。在IP核綜合指南、IP核驗證指南、開發(fā)硬IP核、IP核的配置、針對可重用設(shè)計的封裝、用可重用IP核的集成、系統(tǒng)級驗證、數(shù)據(jù)和項目管理等方面系統(tǒng)闡述了SoC可重用設(shè)計方法學在集成電路設(shè)計實踐中的應用方法。最后以國際著名集成電路設(shè)計公司的SoC設(shè)計實踐活動為例,講述了當今最先進的SoC設(shè)計方面的技術(shù)。本書可作為微電子類、電子工程類、計算機圖形圖像處理類本科生、研究生的專業(yè)課程教學用教材,也可供從事集成電路設(shè)計、電子技術(shù)、電氣工程和計算機工程方面的工程技術(shù)人員學習參考。

作者簡介

暫缺《片上系統(tǒng):可重用設(shè)計方法學》作者簡介

圖書目錄

第1章  引言
 1.1  本書的目標
 1.2  可重用設(shè)計中的挑戰(zhàn)
 1.3  可重用設(shè)計方法所帶來的新商業(yè)模式
 第2章  片上系統(tǒng)設(shè)計過程
 2.1  SoC設(shè)計范例
 2.2  系統(tǒng)設(shè)計流程
 2.3  規(guī)范的制定
 2.4  系統(tǒng)設(shè)計過程
 第3章  系統(tǒng)級設(shè)計問題:規(guī)則和工具
 3.1  標準模型
 3.2  時序收斂設(shè)計:邏輯設(shè)計問題
 3.3  時序收斂設(shè)計:物理設(shè)計問題
 3.4  可驗證設(shè)計:驗證策略
 3.5  系統(tǒng)內(nèi)部互連和片上總線
 3.6  可啟動和可調(diào)試設(shè)計:片上調(diào)試結(jié)構(gòu)
 3.7  低功耗設(shè)計
 3.8  可測性設(shè)計:生產(chǎn)測試策略
 3.9  可重用的必要條件
 第4章  核設(shè)計過程
 4.1  IP設(shè)計概述
 4.2  關(guān)鍵特征
 4.3  規(guī)劃和制定規(guī)范
 4.4  核設(shè)計和驗證
 4.5  軟核生產(chǎn)
 第5章  RTL編碼指南
 5.1  編碼指南概述
 5.2  基本編碼方法
 5.3  可移植性編碼
 5.4  時鐘和Reset信號設(shè)計指南
 5.5  可綜合性編碼
 5.6  可綜合劃分
 5.7  帶有存儲器的設(shè)計
 5.8  代碼分析
 第6章  IP核綜合指南
 6.1  綜合問題概述
 6.2  IP核綜合策略
 6.3  物理綜合
 6.4  RAM和數(shù)據(jù)通路產(chǎn)生器
 6.5  綜合腳本編碼指南
 第7章  IP核驗證指南
 7.1  IP核驗證概述
 7.2  檢查的重要性
 7.3  反向測試
 7.4  測試平臺的設(shè)計
 7.5  驗證模塊的設(shè)計
 7.6  達到100%覆蓋率
 7.7  時序驗證
 第8章  硬核的設(shè)計方法
 8.1  概述
 8.2  硬核設(shè)計中存在的問題
 8.3  硬核設(shè)計流程
 8.4  硬核的設(shè)計
 8.5  硬核的模型建立
 8.6  硬核的移植
 第9章  IP核的配置:針對可重用設(shè)計的封裝
 9.1  完整產(chǎn)品的交付
 9.2  用戶指南
 第10章  可重用IP核的系統(tǒng)集成
 10.1  集成概述
 10.2  片上系統(tǒng)設(shè)計中IP核的集成
 10.3  IP核的選擇
 10.4  存儲器的集成
 10.5  物理設(shè)計
 第11章  系統(tǒng)級驗證
 11.1  驗證的重要性
 11.2  驗證方案
 11.3  接口驗證
 11.4  功能驗證
 11.5  隨機測試
 11.6  基于應用程序的驗證
 11.7  門級驗證
 11.8  針對系統(tǒng)驗證的特殊硬件設(shè)備
 第12章  數(shù)據(jù)和項目管理
 12.1  數(shù)據(jù)管理
 12.2  項目管理
 第13章  可重用SoC設(shè)計實例
 13.1  阿爾卡特公司
 13.2  Atmel
 13.3  英飛凌科技
 13.4  LSI Logic公司
 13.5  Philips Semiconductor
 13.6  意法半導體
 13.7  結(jié)束語

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號