注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術計算機/網(wǎng)絡軟件與程序設計C/C++及其相關CPLD系統(tǒng)設計技術入門與應用

CPLD系統(tǒng)設計技術入門與應用

CPLD系統(tǒng)設計技術入門與應用

定 價:¥40.00

作 者: 黃正謹[等]編著
出版社: 電子工業(yè)出版社
叢編項: EDA技術叢書
標 簽: 自動化元件、部件 自動化技術及設備 自動化技術 科技

購買這本書可以去


ISBN: 9787505375017 出版時間: 2002-03-01 包裝: 精裝
開本: 26cm 頁數(shù): 352 字數(shù):  

內容簡介

  本書定位于復雜可編程邏輯器件的系統(tǒng)設計技術,以ALTERA公司的系列芯片和相應的開發(fā)軟件為目標載體進行闡述.本書從系統(tǒng)設計的角度詳盡地闡述了ALTERA主要系列的PLD芯片的結構和特點以及相應的開發(fā)軟件MAX+PlusII和Quartus的使用.同時,本書以大量新穎而詳盡的設計實例為基礎,著重描述了數(shù)字系統(tǒng)設計的系統(tǒng)級設計方法,并且從數(shù)字系統(tǒng)設計的完整性的角度對數(shù)字系統(tǒng)設計的重要性,數(shù)字系統(tǒng)的可測性和數(shù)字系統(tǒng)的可靠設計作了初步的探討.本書不僅可作為相關專業(yè)的各個層次的學生,教師的參考書與實驗指導書,同時也可作硬件系統(tǒng)設計人員掌握最新技術的實用參考書.序言眾所周知,電子系統(tǒng)的集成化,不僅可使系統(tǒng)的體積小、重量輕且功耗低,更重要的是可使系統(tǒng)的可靠性大大提高。因此自集成電路問世以來,集成規(guī)模便以10倍/6年的速度增長。從20世紀90年代初以來,電子系統(tǒng)日趨數(shù)字化、復雜化和大規(guī)模集成化。由于個人電腦、無繩電話和高速數(shù)據(jù)傳輸設備的發(fā)展需求,電子廠商們越加迫切地追求電子產品的高功能、優(yōu)品質、低成本、微功耗和微小封裝尺寸。為達此目標,必須采用少量的IC器件和面積盡可能小的PCB板研制高集成化的復雜系統(tǒng),這些要求進一步促進集成工藝的發(fā)展。1999年,以0.18微米工藝為基礎的百萬門器件已經(jīng)出現(xiàn),預計在2002年和2005年,集成?ひ戰(zhàn)直鶇锏?0.13微米和0.1微米。深亞微米半導體工藝、B表面安裝技術的發(fā)展又支持了產品的集成化程度的進步,使電子產品進入了片上系統(tǒng)(SOC,SystemOnChip)時代。所謂片上系統(tǒng)的設計,是將電路設計、系統(tǒng)設計、硬件設計、軟件設計和體系結構設計集合于一體的設計。這樣復雜的設計通常需要很多人、經(jīng)過多年研究開發(fā)方能實現(xiàn),不依靠計算機的幫助是無法在短期完成的。圖0-1產品的利潤與其上市時間的關系另一方面,電子產品設計周期短和上市快也是電子廠商們堅持不懈的追求。圖0-1表明了產品上市時間與其利潤之間的關系。一個產品從開始上市到其從市場上被淘汰為止,其銷售情況是一個三角形。這個三角形的面積便是此產品的總的利潤,如果產品上市晚了,如圖中t2時間較t1時間晚了時間Δ,則從t2開始的三角形的面積比從t1開始的三角形的面積將小得多,也就是所獲得的總利潤將小得多。這說明,一個企業(yè)如果能夠比其競爭對手更快地推出新產品,更快地對市場作出反應,即可獲取更大的市場份額和更大的利潤。電子設計自動化(EDA,ElectronicsDesignAutomation),即用計算機幫助設計人員完成繁瑣的設計工作,是解決以上兩個問題的惟一途徑。電子設計自動化在不同的時期有不同的內容。在20世紀70年代表現(xiàn)為計算機輔助設計(CAD),即將電子設計中涉及到的許多計算用計算機程序實現(xiàn)。在20世紀80年代表現(xiàn)為計算機輔助工程(CAE),主要體現(xiàn)在一些繪圖軟件出現(xiàn),減輕了設計人員的勞動。從20世紀80年代末開始,設計復雜程度越來越高,EDA的主要內容逐步轉變?yōu)殡娮酉到y(tǒng)設計自動化(ESDA)?,F(xiàn)在數(shù)字系統(tǒng)的EDA可以直接根據(jù)設計要求,以自頂至底的方式設計,并相應地完成系統(tǒng)描述、仿真、集成和驗證等環(huán)節(jié),直到最后生成所需要的器件。在以上過程中,除系統(tǒng)級設計和行為級描述及對功能的描述以外均可由計算機自動完成。也就是說,設計人員借助開發(fā)軟件的幫助,可以將設計過程中的許多細節(jié)問題拋開,而將注意力集中在產品的總體開發(fā)上。這樣大大減輕了工作人員的工作量,提高了設計效率,減少了以往復雜的工序,縮短了開發(fā)周期,實現(xiàn)了真正意義上的電子設計自動化。這個變化是伴隨著片上系統(tǒng)的設計出現(xiàn)的,因此有人將EDA轉向片上系統(tǒng)看作是一次關于系統(tǒng)設計的革命。對電子系統(tǒng)設計自動化而言,現(xiàn)代設計方法和現(xiàn)代測試方法是至關重要的。當前,EDA包含單片機、ASIC(專用集成電路)和DSP(數(shù)字信號處理)等主要方向。無論哪一種方向,都需要一個功能齊全、處理方法先進、使用方便和高效的開發(fā)系統(tǒng)。目前世界上一些大型EDA軟件公司已開發(fā)了一些著名的軟件,如orCAD、Cadence、PSPICE(以及由其衍生出的軟件ElectronicWorkBench)和Viewlogic(現(xiàn)在為INNOVEDA)等,各大半導體器件公司為了推動其生產的芯片的應用,也推出了一些開發(fā)軟件,如Lattice公司的Synario,ALTERA公司的Max+plusII,Xilinx公司的Fundation等。隨著新器件和新工藝的出現(xiàn),這些開發(fā)軟件也在不斷更新或升級,如Lattice公司的Synario和ALTERA公司的Max+plusII將分別被Expert和Quatues所代替。軟件系統(tǒng)變化如此之快,使得幾年前出版的有關書籍,特別是教材,已經(jīng)不能完全適用于現(xiàn)在的器件和開發(fā)系統(tǒng)的現(xiàn)狀。每個開發(fā)系統(tǒng)都有自己的描述語言,為了便于各系統(tǒng)之間的兼容,IEEE公布了幾種標準語言,最常用的有VHDL和Verilog。VHDL是美國國防部于20世紀80年代初推出,其全稱是VeryHighSpeedIntegratedCircuitHDL,即超高速集成電路硬件描述語言,該語言曾于1987年和1993年兩次被定為IEEE的標準;Verilog語言原是美國GatewayDesignAutomation公司于20世紀80年代開發(fā)的邏輯模擬器Verilog-XL所使用的硬件描述語言。1989年Cadence公司收購該公司后于1990年公開以VerilogHDL名稱發(fā)表,并成立了OVI(OpenVerilogInternational)組織負責該語言的發(fā)展。由于該語言的優(yōu)越性,各大半導體器件公司紛紛采用它作為開發(fā)本公司產品的工具。IEEE也于1995年將其定為協(xié)會的標準,即IEEE1364-1995,這兩種語言已成為從事EDA的電子工程師必須掌握的工具。與開發(fā)工具同樣重要的是器件,就ASIC方向而言,所使用的集成方式有全定制、半定制和可編程邏輯器件等??删幊踢壿嬈骷≒LD)與全定制和半定制不同,它按標準器件生產,芯片工廠因此可以獲得規(guī)模生產效益。而用戶則可以通過編程PLD器件以實現(xiàn)特殊的應用,從而獲得ASIC產品的功能。換言之,PLD將控制功能交給用戶,用戶在用PLD器件研發(fā)產品時即獲得了這種控制功能。CPLD和FPGA較全定制和半定制方法具有更多的靈活性——既適用于短研制周期、小批量產品開發(fā),也可用于大批量產品的樣品研制,且項目開發(fā)前期費用低,開發(fā)時間短,有利于新產品占領市場,是目前ASIC設計所使用的最主要的方法。有人認為,可編程邏輯器件(PLD)不僅近年來受到系統(tǒng)設計者的青睞,而且在半導體領域中呈現(xiàn)出一支獨秀的增長態(tài)勢,成為系統(tǒng)級平臺設計的首選。隨著PLD器件向更高速、更高集成度、更強功能和更靈活的方向發(fā)展,將來也仍然是掩膜式專用集成電路(全定制與半定制方式)有力的競爭者。CPLD和FPGA普及的另一個重要原因是IP(知識產權)越來越被高度重視,帶有IP內核的功能塊在ASIC設計平臺上的應用日益廣泛。越來越多的設計人員,采用設計重用,將系統(tǒng)設計模塊化,為設計帶來了快捷和方便。并可以使每個設計人員充分利用軟件代碼,提高開發(fā)效率,減少應市時間,降低研發(fā)費用,縮短研發(fā)周期,降低風險。這是研究EDA技術必須關注的問題。本叢書的宗旨為讀者介紹當前我國最流行的幾種EDA軟件以及CPLD和FPGA的原理和應用,其中包括通用設計軟件Protel,電路設計軟件OrCAD,電路設計軟件Multisim(原ElectronicWorkbench6.0以上版本),系統(tǒng)模擬軟件Systemview和CPLD開發(fā)軟件Max+plusII(Quatues),F(xiàn)PGA開發(fā)軟件Fundation,ispLSI開發(fā)軟件Expert(Synario)等。在介紹這些EDA軟件時,既不像大部分教科書那樣只簡要介紹它們的基本規(guī)則和有關器件的基本原理(這種介紹只適用于對初學者的訓練,對生產科研的實際應用則不能完全適應);也不像使用手冊那樣洋洋大篇,難以快速掌握;更不像公司宣傳用的資料那樣過多地介紹自己的產品,缺乏可讀性。而是從教會讀者基本使用方法開始,通過各種實例,由淺入深地介紹其應用(在3個介紹開發(fā)軟件的著作中還按以用為本的原則對有關的器件和VHDL語言作了必要的闡述)。叢書作者都是有一定教學和科研實踐經(jīng)驗的教師,清楚如何啟發(fā)讀者快速地掌握軟件的精要,各本書中也不同程度地反映了作者教學和科研實踐中的寶貴經(jīng)驗,其中很多是在教科書和使用手冊中見不到的(例如對VHDL的應用,教科書上介紹的只是通用的規(guī)則,本叢書則是介紹針對某個開發(fā)系統(tǒng)中適用的規(guī)則)。尤其介紹了若干較大型的設計實例,直至對IP的簡單應用。讀者可以從入門開始,經(jīng)過由淺入深的訓練,逐步達到精通的境界。黃正瑾于東南大學2001年12月

作者簡介

暫缺《CPLD系統(tǒng)設計技術入門與應用》作者簡介

圖書目錄

第一篇 CPLD概述
第1章 CPLD與FPGA 
1.1 CPLD的基本結構與發(fā)展概況 
1.1.1 SPLD的基本結構 
1.1.2 CPLD的結構特點 
1.1.3 CPLD的編程工藝 
1.2 FPGA的基本結構與發(fā)展概況 
1.2.1 門陣列簡介 
1.2.2 FPGA的基本結構 
1.2.3 FPGA的編程 
1.3 CPLD和FPGA的新概念 
1.3.1 CPLD的在系統(tǒng)編程技術 
1.3.2 片內存儲器和其他片內邏輯 
1.3.3 低電壓、低功耗系列芯片 
1.3.4 IP的使用和嵌入式模塊 
1.3.5 混合編程技術 
1.4 CPLD和FPGA的選用 
1.4.1 邏輯單元 
1.4.2 互連 
1.4.3 編程工藝 
第2章 ALTERA系列CPLD 
2.1 ALTERA系列CPLD和FPGA簡介 
2.1.1 可編程片上系統(tǒng)解決方案 
2.1.2 APEX系列器件 
2.1.3 FLEX系列器件 
2.1.4 MAX系列器件 
2.1.5 ACEX系列器件 
2.1.6 配置器件 
2.2 ALTERA系列CPLD和FPGA的結構 
2.2.1 Classic系列 
2.2.2 MAX系列 
2.2.3 FLEX系列 
2.2.4 ACEX系列 
2.2.5 APEX系列 
2.2.6 小結 
第3章 ALTERA系列CPLD的特點及使用 
3.1 ALTERA系列庫和IP核 
3.1.1 IP核 
3.1.2 LPM 
3.2 器件編程與配置 
3.2.1 編程硬件 
3.2.2 編程/配置模式 
第二篇 VHDL編程技術
第4章 VHDL基本結構與語法 
4.1 VHDL程序基本結構 
4.1.1 實體 
4.1.2 結構體 
4.2 VHDL語言要素 
4.2.1 標識符 
4.2.2 數(shù)據(jù)對象 
4.2.3 數(shù)據(jù)類型 
4.2.4 運算符 
4.2.5 VHDL的屬性 
4.3 VHDL基本描述方法 
4.3.1 順序語句 
4.3.2 并行語句 
4.4 常用電路描述 
4.4.1 加法器(全加器、BCD碼加法器) 
4.4.2 譯碼器 
4.4.3 編碼器 
4.4.4 比較器 
4.4.5 數(shù)據(jù)選擇器 
4.4.6 奇偶校驗電路 
4.4.7 三態(tài)輸出電路 
4.4.8 同步化電路 
4.4.9 移位寄存器 
4.4.10 M=60的計數(shù)器 
4.4.11 堆棧(stack) 
第5章 VHDL程序設計進階 
5.1 庫、程序包、子程序和子程序重載 
5.1.1 庫 
5.1.2 程序包 
5.1.3 子程序 
5.1.4 子程序重載 
5.1.5 決斷函數(shù) 
5.2 結構VHDL 
5.2.1 元件及元件例化 
5.2.2 配置 
5.3 有限狀態(tài)機 
第6章 邏輯綜合和實現(xiàn) 
6.1 可綜合的VHDL設計特點 
6.1.1 編碼提示 
6.1.2 設計要點 
6.2 SYNOPSYS綜合過程 
6.2.1 概述 
6.2.2 行為級綜合的概念 
6.2.3 行為級描述的局限性 
6.2.4 示例 
6.2.5 Synopsys行為綜合工具 
第三篇 軟件操作
第7章 MAX+plusII基本操作 
7.1 MAX+plusII概述 
7.1.1 MAX+plusII10.0(Baseline)的功能 
7.1.2 系統(tǒng)要求 
7.2 MAX+plusII10.0的安裝 
7.2.1 MAX+plusII10.0的安裝 
7.2.2 MAX+plusII10.0的第一次運行 
7.3 MAX+plusII的設計過程 
7.4 圖形輸入的設計過程 
7.4.1 項目建立與圖形輸入 
7.4.2 項目編譯 
7.4.3 項目檢驗 
7.4.4 目標器件選擇與管腳鎖定 
7.4.5 器件編程/配置 
7.5 工具條和常用菜單選項說明 
7.6 圖形的層次化設計及BUS使用 
7.6.1 層次化設計 
7.6.2 BUS使用 
7.7 語言描述輸入法 
7.8 混合設計輸入 
7.9 使用LPM及FLEX10K中的RAM 
7.9.1 LPM(可調參數(shù)元件)的使用 
7.9.2 FLEX10K中RAM的使用 
7.10 常見錯誤及處理方法 
第8章 MAX+plusII設計進階 
8.1 項目層次結構與文件系統(tǒng) 
8.1.1 項目層次結構 
8.1.2 文件系統(tǒng) 
8.2 功能庫和IP核的使用 
第9章 設計綜合與器件配置 
9.1 設計綜合選擇項 
9.1.1 器件選擇,資源和探測分配 
9.1.2 反向注釋 
9.1.3 全局項目器件選擇項 
9.1.4 全局項目參數(shù) 
9.1.5 全局項目定時要求 
9.1.6 全局項目邏輯綜合 
9.2 器件配置 
9.2.1 簡介 
9.2.2 使用Flash Memory配置PLD 
第10章 Quartus II設計流程 
10.1 Quartus II軟件概述及安裝 
10.1.1 Quartus II概述 
10.1.2 Quartus II的功能 
10.1.3 系統(tǒng)安裝要求 
10.1.4 Quartus II軟件安裝 
10.2 設計輸入 
10.3 設計編譯 
10.4 設計定時分析 
10.5 設計仿真 
10.6 器件編程 
第四篇 數(shù)字系統(tǒng)設計方法及范例
第11章 數(shù)字系統(tǒng)設計方法 
11.1 數(shù)字系統(tǒng)基本結構與模型 
11.1.1 數(shù)字系統(tǒng)的基本概念 
11.1.2 數(shù)字系統(tǒng)的基本模型 
11.2 數(shù)字系統(tǒng)設計方法論 
11.2.1 自頂向下設計方法 
11.2.2 設計驗證 
11.3 自頂向下的設計方法 
11.3.1 分離的控制器和體系結構 
11.3.2 錘煉體系結構和控制算法 
第12章 數(shù)字系統(tǒng)設計的重用性、可測性和可靠性 
12.1 數(shù)字系統(tǒng)設計的重用性 
12.1.1 概述 
12.1.2 針對FPGA的系統(tǒng)級重用要點 
12.1.3 編碼和綜合技巧 
12.1.4 驗證策略 
12.2 數(shù)字系統(tǒng)設計的可測性 
12.2.1 簡介 
12.2.2 IEEE Std.1149.1 BST架構 
12.2.3 IEEE Std.1149.1邊界掃描寄存器 
12.3 數(shù)字系統(tǒng)設計的可靠性 
12.3.1 故障容錯技術 
12.3.2 編碼檢錯技術 
12.3.3 自檢測試設計 
12.3.4 電路的故障安全性和可自檢性 
12.3.5 事故安全設計 
12.3.6 軟件容錯技術 
第13章 測試平臺的建立 
13.1 概述 
13.1.1 測試平臺的邏輯結構 
13.1.2 不同級別的測試平臺 
13.1.3 測試平臺的優(yōu)點 
13.1.4 測試平臺的建立方法 
13.1.5 TextIO相關定義 
13.2 建立測試平臺 
13.2.1 源代碼 
13.2.2 測試平臺的代碼 
13.2.3 測試向量文件 
13.2.4 測試結果 
第14章 數(shù)字系統(tǒng)設計開發(fā)平臺及范例 
14.1 設計開發(fā)系統(tǒng)、平臺簡介 
14.2 設計范例 
14.2.1 設計實例一:自適應數(shù)字頻率計 
14.2.2 設計實例二:直接數(shù)字頻率合成信號發(fā)生器(DDS)設計 
14.2.3 設計實例三:CPU設計 
14.3 展望 
參考文獻

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) m.ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號