集成電路/計算機(jī)硬件描述語言VHDL高等教程

定　價：￥43.00

作　者：	劉明業(yè)等編著
出版社：	清華大學(xué)出版社
叢編項：	VHDL與集成電路設(shè)計叢書
標(biāo)　簽：	VHDL

購買這本書可以去

ISBN：	9787302062899	出版時間：	2003-03-01	包裝：	平裝
開本：	23cm	頁數(shù)：	425	字?jǐn)?shù)：

內(nèi)容簡介

　　本書特色：·在附錄中給出VHDL語言詞法元素、語法產(chǎn)生式及詞匯表等?！榱耸挂呀?jīng)熟悉C++語言的讀者能盡快掌握和理解VHDL語言，特地在緒論中扼要討論了VHDL與C++的類比?！け緯哪繕?biāo)是全面、系統(tǒng)和準(zhǔn)確地講述超高速集成電路（VHSIC）的硬件描述語言（VHDL）?！榱司S護(hù)VHDL語言標(biāo)準(zhǔn)的權(quán)威性，本書力求既保持其完整、嚴(yán)謹(jǐn)和原汁原味，同時又補(bǔ)充了部分例題，幫助讀者理解有關(guān)的語法現(xiàn)象。·通過閱讀這些例題將有助于提高讀者編寫VHDL語言描述的能力。本教程是參照IEEEStandardsVHDLLanguageReferenceManual（IEEEStd1076，2000年版）編寫。全書共分十三章。第1章設(shè)計實體和組裝。實體是VHDL語言基本硬件的抽象，而組裝則描述出各實體的配置，以構(gòu)成系統(tǒng)的完整設(shè)計。第2章子程序和包，前者用于定義計算數(shù)值或展示行為算法，后者則提供一種定義資源的方法，使不同設(shè)計單元可共享這些資源。第3章闡明VHDL支持的各種類型與預(yù)定義類型。所有預(yù)定義類型都包含在附錄D的STANDARD當(dāng)中。第4章闡述類型和子類型說明、各種對象說明、別名說明、屬性說明、群組和群組模板說明等。第5章討論將附加信息與已說明的實體相關(guān)聯(lián)的方法，包括屬性規(guī)定、組裝規(guī)定和拆按規(guī)定。第6章給出應(yīng)用于各種形式名稱的命名規(guī)則。第7章討論適用于各種不同形式的表達(dá)式及其計算的規(guī)則。第8章討論按出現(xiàn)順序定義執(zhí)行一個子程序或進(jìn)程的算法。第9章討論各自異步執(zhí)行的并發(fā)語句，它們用于定義互相連接的塊和進(jìn)程，而這些塊和進(jìn)程用于共同描述出設(shè)計的行為和結(jié)構(gòu)。第10章闡明用于定義說明范圍的規(guī)則與描述文本中各個位置上的標(biāo)識符可見的規(guī)則。第11章闡明VHDL語言描述的總體組織以及設(shè)計庫中對描述的分析及定義。第12章明確說明生效的過程，稱為該說明的確立。只有定義該模型的各設(shè)計層次和結(jié)構(gòu)的說明項都確立了，才能進(jìn)行模型的模擬。第13章以神經(jīng)元計算機(jī)的一個完整的全機(jī)性的描述和模擬向量編制說明VHDL語言的設(shè)計實踐。所用程序量涵蓋了大量的VHDL語言的語法現(xiàn)象。本書主要面向從事VHDL語言高級綜合和模擬驗證工具研究、開發(fā)的研究生、教師、科研工作人員和從事EDA專業(yè)的高級技術(shù)人員，也可供高等學(xué)校計算機(jī)、信息處理、自動控制、電子工程和通信技術(shù)等專業(yè)的研究生及高年級本科生參考。

作者簡介

暫缺《集成電路/計算機(jī)硬件描述語言VHDL高等教程》作者簡介

圖書目錄

第0章緒論（代前言）
0.1 VHDL語言的產(chǎn)生和發(fā)展
0.2 VHDL語言的特點
0.3 VHDL語言與模擬
0.4 編譯型模擬方法及VHDL與C++的類比
0.5 本教程的編寫說明及讀者對象
0 5.1 語法描述
0.5.2 語義說明
第1章設(shè)計實體和組裝
1.1 實體說明
1.1.1 實體頭
1.1.2 實體說明部分一
1.1.3 實體語句部分
1.2 結(jié)構(gòu)體
1.2.1 結(jié)構(gòu)體說明部分
1.2.2 結(jié)構(gòu)體語句部分
1.3 組裝說明
1.3.1 塊組裝
1.3.2 元件組裝
第2章子程序和包
2.1 子程序說明
2.1.1 形式參數(shù)
2.2 子程序體
2.3 子程序重載
2.3.1 操作符重載
2.3.2 標(biāo)記
2.4 分辨函數(shù)
2.5 包說明
2.6 包體
第3章類型
3.1 標(biāo)量類型
3.1.1 枚舉類型
3.1.2 整數(shù)類型
3.1.3 物理類型
3.1.4 浮點類型
3.2 復(fù)合類型
3.2.1 數(shù)組類型
3.2.2 記錄類型
3.3 存取類型
3.3.1 非完全類型說明
3.3.2 對象的分配和釋放
3.4 文件類型與操作
3.4.1 文件操作
3.5 被保護(hù)類型
3.5.1 被保護(hù)類型說明
3.5.2 被保護(hù)類型體
第4章說明
4.1 類型說明
4.2 子類型說明
4.3 對象
4.3.1 對象說明
4.3.2 接口說明
4.3.3 別名說明
4.4 屬性說明
4.5 元件說明
4.6 群組模板說明
4.7 群組說明
第5章規(guī)定
5.1 屬性規(guī)定
5.2 組裝規(guī)定
5.2.1 裝配指示
5.2.2 缺省裝配指示
5.3 拆接規(guī)定
第7章表達(dá)式
7.1 表達(dá)式規(guī)則
7.2 操作符
7.2.1 邏輯操作符
7.2.2 關(guān)系操作符
7.2.3 移位操作符
7.2.4 加類操作符
7.2.5 符號操作符
7.2.6 乘類操作符
7.2.7 雜類操作符
7.3 操作數(shù)
7.3.1 字面量
7.3.2 聚集
7.3.3 函數(shù)調(diào)用
7.3.4 限定表達(dá)式
7.3.5 類型轉(zhuǎn)換
7.3.6 分配符
7.4 靜態(tài)表達(dá)式
7.4.1 局部靜態(tài)初等項
7.4.2 全局靜態(tài)初等項
7.5 通用表達(dá)式
第8章順序語句
8.1 等待語句
8.2 斷言語句
8.3 報告語句
8.4 信號賦值語句
8.4.1 更新預(yù)計輸出波形
8.5 變量賦值語句
8.6 過程調(diào)用語句
8.7 if語句
8.8 case語句
8.9 loop語句
8.10 next語句
8.11 exit語句
8.12 return語句
8.13 空語句（null）
第9章并發(fā)語句
9.1 塊語句
9.2 進(jìn)程語句
9.3 并發(fā)過程調(diào)用語句
9.4 并發(fā)斷言語句
9.5 并發(fā)信號賦值語句
9.5.1 條件信號賦值
9.5.2 選擇信號賦值
9.6 元件例示語句
9.6.1 元件的例示
9.6.2 設(shè)計實體的例示
9.7 生成語句
第10章范圍和可見性
10.1 說明區(qū)
10.2 說明的范圍
10.3 可見性
10.4 use子句
10.5 重載分辨的上下文
第11章設(shè)計單元分析
11.1 設(shè)計單元
11.2 設(shè)計庫
11.3 上下文子句
11.4 分析的順序
第12章確立及執(zhí)行
12.1 設(shè)計層次的確立
12.2 塊頭的確立
12.2.1 類屬子句
12.2.2 類屬映射部分
12.2.3 端口子句
12.2.4 端口映射部分
12.3 說明部分的確立
12.3.1 說明的確立
12.3.2 規(guī)定的確立
12.4 語句部分的確立
12.4.1 塊語句
12.4.2 生成語句
12.4.3 元件例示語句
12.4.4 其他并發(fā)語句
12.5 動態(tài)確立
12.6 模型的執(zhí)行
12.6.1 驅(qū)動源
12.6.2 信號值的傳播
12.6.3 更新隱式信號
12.6.4 模擬周期中信號值的計算
第13章設(shè)計舉例：神經(jīng)元計算機(jī)的描述
13.1 神經(jīng)元計算機(jī)簡介
13.2 NPS的行為級描述
13.3 NPS的測試
參考文獻(xiàn)
附錄A VHDL語言詞法元素
A.1 字符集
A.2 詞法元素、分隔符以及限界符
A.3 標(biāo)識符
A.3.1 基本標(biāo)識符
A.3.2 擴(kuò)展標(biāo)識符
A.4 抽象字面量
A.4.1 十進(jìn)制字面量
A.4.2 基數(shù)字面量
A.5 字符字面量
A.6 字符串字面量
A.7 位串字面量
A.8 注釋
A.9 保留字
A.10 允許的字符替代者
附錄B VHDL語言語法的產(chǎn)生式描述
附錄C VHDL語言詞匯表
附錄D VHDL預(yù)定義語言環(huán)境
D.1 預(yù)定義屬性
D.2 STANDARD包
D.3 TEXTIO包
索引