計算機原理與系統(tǒng)結(jié)構(gòu)

     目錄
   前言
   第一章 計算機系統(tǒng)概論
    §1.1 計算機發(fā)展概況
    §1.2 計算機的分類及其應(yīng)用
    §1.3 計算機硬件
    §1.3.1 計算機硬件結(jié)構(gòu)
    §1.3.2 主要部件簡介
    §1.3.3 計算機系統(tǒng)的性能指標
    §1.4 計算機軟件
    §1.4.1 操作系統(tǒng)的概述
    §1.4.2 數(shù)據(jù)庫管理系統(tǒng)概述
    §1.4.3 計算機網(wǎng)絡(luò)系統(tǒng)
    §1.4.4 高級語言及語言處理器
    §1.4.5 常用的通用軟件
    習題
   第二章 計算機數(shù)據(jù)表示，
    §2.1 數(shù)值數(shù)據(jù)的表示
    §2.1.1 進位計數(shù)制及其相互轉(zhuǎn)換
    §2.1.2 數(shù)的機器碼表示
    §2.1.3 校驗碼
    §2.2 非數(shù)值數(shù)據(jù)的表示方法
    §2.2.1 字符數(shù)據(jù)
    §2.2.2 邏輯數(shù)據(jù)
    §2.2.3 漢字的表示方法
    §2.2.4 語音識別及語言表示
    原理
    習題
   第三章 運算方法及運算器
    §3.1 定點加減法運算
    §3.1.1 補碼加法運算
    §3.1.2 補碼減法運算
    §3.1.3 溢出及其檢測方法
    §3.1.4 基本的二進制加/減
    法器
    §3.1.5 基本的十進制加法器
    §3.2 定點乘法運算
    §3.2.1 原碼一位乘法
    §3.2.2 補碼一位乘法
    §3.2.3 陣列乘法器
    §3.3 定點除法運算
    §3.3.1 原碼一位除法
    §3.3.2 補碼一位除法
    §3.3.3 陣列除法器
    §3.4 浮點算術(shù)運算
    §3.4.1 浮點加法和減法
    §3.4.2 浮點乘法運算
    §3.4.3 浮點除法運算
    §3.5 邏緝運算
    §3.5.1 邏輯非
    §3.5.2 邏輯加
    §3.5.3 邏輯乘
    §3.5.4 邏輯異或
    §3.6 運算器的組成和結(jié)構(gòu)
    §3.6.1 多功能算術(shù)/邏輯運算單元（ALU）
    §3.6.2 內(nèi)部總線
    §3.6.3 運算器的基本結(jié)構(gòu)
    §3.6.4 運算器組成實例
    習題
   第四章 指令系統(tǒng)及控制器
    §4.1 計算機的指令系統(tǒng)
    §4.1.1 指令系統(tǒng)
    §4.1.2 指令的格式
    §4.1.3 指令的類型
    §4.2 指令的尋址方式
    §4.2.1 尋址的概念
    §4.2.2 基本的尋址方式
    §4.2.3 寄存器尋址方式
    §4.2.4 擴展尋址方式
    §4.3 中央處理器的功能及組成
    §4.3.1 CPU功能
    §4.3.2 CPU組成
    §4.3.3 CPU中的主要寄存器
    §4.3.4 操作控制器及時序產(chǎn)生器
    §4.4 指令周期
    §4.4.1 指令周期的基本概念
    §4.4.2 非訪內(nèi)指令的指令周期
    §4.4.3 直接訪內(nèi)指令的指令周期
    §4.4.4 間接訪內(nèi)指令的指令周期
    §4.4.5 程序控制指令的指令周期
    §4.5 組合邏輯控制器
    §4.5.1 組合邏輯控制器的原理
    §4.5.2 組合邏輯控制器舉例
    §4.6 微程序控制器
    §4.6.1 微程序控制的基本原理
    §4.6.2 微指令的結(jié)構(gòu)
    §4.6.3 串/并行微程序控制
    §4.6.4 動態(tài)微程序設(shè)計
    §4.7 PLA控制器
    §4.7.1 可編程邏輯陣列（PLA）的基本原理
    §4.7.2 PLA控制器
    §4.8 應(yīng)用重疊原理的流水線處理
    §4.8.1 指令重疊控制方式
    §4.8.2 流水控制方式
    §4.9 堆棧型處理
    §4.9.1 堆棧型處理的基本工作原理
    §4.9.2 堆棧處理機的指令
    §4.9.3 堆棧機器的程序設(shè)計
    §4.9.4 堆棧性能的改進
    習題
   第五章 主存儲器及存儲體系結(jié)構(gòu)
    §5.1 存儲器概述
    §5.1.1 存儲器的基本概念
    §5.1.2 存儲器分類
    §5.1.3 存儲器的分級結(jié)構(gòu)
    §5.2 主存儲器的基本結(jié)構(gòu)和操作
    §5.2.1 存儲體陣列
    §5.2.2 地址譯碼驅(qū)動系統(tǒng)
    §5.2.3 存儲器的基本操作
    §5.3 半導體隨機存儲器
    §5.3.1 半導體存儲器的基本存儲原理
    §5.3.2 半導體隨機存儲器實例
    §5.3.3 半導體RAM的組織
    §5.3.4 半導體隨機動態(tài)存儲器的刷新
    §5.4 只讀存儲器
    §5.4.1 MROM
    §5.4.2 PROM
    §5.4.3 EPROM
    §5.5 多體交叉存儲器和雙口存儲器
    §5.5.1 多體交叉存儲器的工作原理
    §5.5.2 雙口存儲原理
    §5.6 存儲器的層次結(jié)構(gòu)
    §5.6.1 什么是存儲器層次結(jié)構(gòu)
    §5.6.2 存儲器層次結(jié)構(gòu)的工作原理
    §5.6.3 高速緩沖存儲器
    §5.7 虛擬存儲器
    §5.7.1 虛擬存儲器的基本概念
    §5.7.2 頁式虛擬存儲器
    §5.7.3 段式虛擬存儲器
    §5.7.4 存儲器管理部件
    習題
   第六章 輸入輸出系統(tǒng)
    §6.1 輸入輸出系統(tǒng)的發(fā)展
    §6.2 程序查詢方式
    §6.2.1 設(shè)備編址和I/O指令
    §6.2.2 程序查詢方式的接口
    §6.2.3 程序查詢輸入/輸出方式
    §6.3 程序中斷方式
    §6.3.1 中斷的基本概念
    §6.3.2 中斷響應(yīng)過程
    §6.3.3 中斷處理
    §6.3.4 中斷系統(tǒng)的軟硬件功能分配
    §6.3.5 程序中斷方式的基本接口
    §6.3.6 單級中斷和中斷向量的產(chǎn)生
    §6.3.7 多級中斷
    §6.4 DMA方式
    §6.4.1 DMA方式的基本概念
    §6.4.2 三種DMA傳送方式
    §6.4.3 基本的DMA控制器
    §6.5 通道方式
    §6.5.1 通道的功能
    §6.5.2 通道的類型
    §6.5.3 I/O指令和通道指令
    §6.5.4 通道程序
    §6.5.5 通道狀態(tài)字和輸入輸出中斷
    §6.5.6 通道工作的過程
    §6.6 外圍設(shè)備
    §6.6.1 外圍設(shè)備的一般功能和分類
    §6.6.2 輸入設(shè)備
    §6.6.3 輸出設(shè)備
    §6.6.4 漢字設(shè)備
    §6.6.5 數(shù)據(jù)通信設(shè)備
    §6.6.6 過程控制設(shè)備
    習題
   第七章 并行處理和多機系統(tǒng)
    §7.1 并行性的概念和發(fā)展
    §7.1.1 并行性的廣義理解
    §7.1.2 并行性的發(fā)展
    §7.2 流水線計算機
    §7.2.1 相關(guān)處理及控制
    §7.2.2 流水線處理機實例
    §7.3 并行處理機
    §7.3.1 并行處理機的特點及組成
    §7.3.2 ILLIACⅣ陣列處理機的原理和結(jié)構(gòu)
    §7.3.3 陣列處理機的算法
    §7.4 數(shù)據(jù)流計算機的結(jié)構(gòu)原理
    §7.4.1 基本節(jié)點和數(shù)據(jù)流圖
    §7.4.2 數(shù)據(jù)流計算機結(jié)構(gòu)
    §7.4.3 DFNDR數(shù)據(jù)流計算機程序圖
    §7.5 多機系統(tǒng)
    §7.5.1 多機系統(tǒng)的結(jié)構(gòu)
    §7.5.2 多機系統(tǒng)與并行處理機的區(qū)別
    §7.6 計算機網(wǎng)絡(luò)
    §7.6.1 計算機網(wǎng)的定義
    §7.6.2 計算機網(wǎng)的功能
    §7.6.3 計算機網(wǎng)的結(jié)構(gòu)
    §7.6.4 微型機局部網(wǎng)
    習題
   第八章 新一代計算機的體系結(jié)構(gòu)
    §8.1 新一代機的體系特點
    §8.1.1 新一代機的由來
    §8.1.2 新一代機的系統(tǒng)目標
    §8.2 體系層次和概念框圖
    §8.2.1 系統(tǒng)的層次
    §8.2.2 應(yīng)用系統(tǒng)的結(jié)構(gòu)配置
    §8.2.3 軟件系統(tǒng)的組成
    §8.2.4 硬件系統(tǒng)結(jié)構(gòu)
    §8.3 核心語言和推理結(jié)構(gòu)
    §8.3.1 PROLOG語言
    §8.3.2 順序推理機SIM的結(jié)構(gòu)
    §8.3.3并行推理機PIM的
    結(jié)構(gòu)
    §8.4 知識庫機的結(jié)構(gòu)
    §8.4.1 Delta的系統(tǒng)結(jié)構(gòu)
    §8.4.2 Delta與PSI的連接
    §8.5 人工智能接口機構(gòu)
    §8.5.1 自然語言處理
    §8.5.2 聲音識別
    §8.5.3 圖形及圖象處理
    §8.6 智能機的展望
    習題
   第九章 IBMAS/400計算機系統(tǒng)組織與結(jié)構(gòu)
    §9.1 AS/400概況
    §9.1.1 AS/400的性能特點
    §9.1.2 AS/400的基本結(jié)構(gòu)
    §9.1.3 AS/400系列型號及性能
    §9.1.4AS/400體系結(jié)構(gòu)
    §9.2 AS/400硬件
    §9.2.1 AS/400硬件的概況
    §9.2.2 AS/400處理器
    §9.2.3 I/O卡適配器及I/O控制器
    §9.3 AS/400軟件
    §9.3.1 AS/400軟件概述
    §9.3.2 AS/400操作系統(tǒng)
   第十章 ECLIPSEMV/系列機系統(tǒng)組織與結(jié)構(gòu)
    §10.1 ECLIPSEMV/系列機概況
    §10.1.1 ECLIPSEMV/系列機的性能特點
    §10.1.2 ECLIPSEMV/系列機的體系結(jié)構(gòu)
    §10.2 ECLIPSEMV/系列機的硬件
    §10.2.1 ECLIPSEMV/系列機硬件特點
    §10.2.2 ECLIPSEMV/3500DC
    §10.2.3 ECLIPSEMV/9500
    §10.2.4 ECLIPSEMV/30000
    §10.2.5 ECLIPSEMV/40000HA
    §10.3 ECLIPSEMV/系列機的軟件
    §10.3.1 操作系統(tǒng)和服務(wù)程序
    §10.3.2 軟件開發(fā)環(huán)境
    §10.3.3 應(yīng)用軟件
    §10.4 網(wǎng)絡(luò)與通訊
    §10.4.1 局部網(wǎng)絡(luò)
    §10.4.2 廣域網(wǎng)絡(luò)
    §10.4.3 文件/文本傳輸軟件
    §10.4.4 與IBM 計算機相連的軟件
    §10.4.5 與外圍設(shè)備的連接器
   參考文獻